VHDL试卷6套..doc

一、 填空题（20分,每空格1分） 1、一个完整的VHDL语言程序通常包含 实体（entity） ， 构造体（architecture）， 配置（configuration）， 包集合（package）和 库（library） 5各部分。 2、在一个实体的端口方向说明时，输入使用in表示，那么构造体内部不能再使用的输出是用 out 表示；双向端口是用 inout 表示；构造体内部可再次使用的输出是用 buffer 表示； 3、一个构造体可以使用几个子结构，即相对比较独立的几个模块来构成。VHDL语言可以有以下3种形式的子结构描述语句： BLOCK 语句结构； PROCESS 语句结构和SUBPROGRAMS结构。 4、VHDL的客体，或称数据对象包括了常数、 变量variable 和 信号signal 。 5、请列出三个VHDL语言的数据类型，如实数、位等。 位矢量 ， 字符 ， 布尔量 。 6、设D0为0, D1为0, D2为1, D3为0, D0 D1 D2 D3的运算结果是“0010”， D3 D2 D1 D0的运算结果是“0100”。 7、构造体的描述方式包括三种，分别是 寄存器传输（RTL）描述方法或称数据流 ； 构造体的结构描述方式 和 构造体的行为描述方式 。 1、传统的系统硬件设计方法是采用自上而下（top down）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自下而上（bottom up）的设计方法。 （ × ） 传统的系统硬件设计方法是采用自下而上（bottom up）的设计方法，利用硬件描述语言（HDL）的硬件电路设计方法采用自上而下（top down）的设计方法 2、VHDL可以采用层次化的设计，一个高层的结构体中可以调用低层的实体 （ √ ） 3、一个VHAL程序中仅能使用一个进程（process）语句。 （ × ） 可以使用多个进程语句。 4、VHDL语言的预算操作包括了逻辑运算符、关系运算符、乘法运算符等，它们三者的优先级是相同的。 （ × ） 逻辑运算符关系运算符乘法运算 1、试举出两种可编程逻辑器件 CPLD 、 FPGA 。 2、VHDL程序的基本结构包括 库 、 程序包 、 实体 和 结构体 。 3、more_ _11标识符合法吗？ 不合法 。8bit标识符合法吗？ 不合法 。 variable标识符合法吗？ 不合法 。 4、信号的代入通常用 = ，变量用 := 。 5、表示‘0’‘1’；两值逻辑的数据类型是 bit（位） ，表示‘0’‘1’‘Z’等九值逻辑的数据类型是 std_logic（标准逻辑），表示空操作的数据类型是 NULL 。 6、定义一个信号a，数据类型为4位标准逻辑向量 signal a : std_logic_vector(3 downto 0) 定义一个变量b，数据类型为2位位向量 variable b : bit_vector(1 downto 0) 。 7、=是 小于等于 关系运算符，又是 赋值运算 操作符。 8、设D0为1, D1为0, D2为1, D3为0, D3 D2 D1 D0的运算结果是“0101”， D1 D2 D3 D4的运算结果是“1010”。 1、进程语句中，不管在何时，process语句后面必须列出敏感信号 （ × ） 包含wait语句的进程语句可不列出敏感信号。 2、VHDL语言与计算机 C语言的没有差别。 （ × ） 运行的基础 计算机语言是在CPU＋RAM构建的平台上运行 VHDL设计的结果是由具体的逻辑、触发器组成的数字电路 执行方式 计算机语言基本上以串行的方式执行 VHDL在总体上是以并行方式工作 验证方式 计算机语言主要关注于变量值的变化 VHDL要实现严格的时序逻辑关系 3、在结构体中定义一个全局变量（VARIABLES），可以在所有进程中使用。 （ × ） “变量（VARIABLES）”改为“信号”。 4、Moore状态机输出只是状