vivado下抓波形..docx

由于项目工作需要，芯片换成V7，最近也开始使用Vivado进行编译、仿真等。这里有很多好的文章，但是大部分是理论型的，而且很深奥，刚接触Vivado的工程师肯定看不懂。所以，今天在这里跟大家分享下怎么用Vivado来抓信号波形，实实在在的在日常的工程中会用到，不用自己摸索，一学就会。下面开始：1、先综合一遍，然后在综合的“flatten_hierarchy”选项设置none.2、重新跑一遍综合后打开综合报告3、打开“Debug”界面后，显示了工程中所有模块的所有信号。4、选择需要抓取的信号，右键点击“Mark Debug”。5、点击“OK”6、标记成功后，在选择信号前面就会有个小瓢虫标志。7、保存后生成bit文件8、成功之后会在当前工程的xxx.runs\impl_1文件夹下找到.bit加载文件和.ltx波形文件在新建工程的过程中就可以添加logic analyzer IP，把自己感兴趣的信号连接至IP。再一种是未能满足设计要求，再回过头来添加analyzer，进行debug。两种差别不大，都是在功能设计完之后再添加debug需要查看的信号。2、??添加信号图1 set up debug如图1所示，在最左侧的Flow Navigator子窗体，找到Open Synthesized Design，展开，点击Set Up Debug菜单，进度条跑完之后进入向导界面，如图2所示。图2 set up debug向导点击Next按钮，进入nets添加、删除界面，如图3所示。图3 add/remove nets点击Add/Remove Nets按钮，进入下一界面，如图4所示。图4nets添加完毕，如图5所示。图5 nets添加完毕点击OK，进入下一步，如图6所示。图6 nets添加完毕，返回直接NEXT，进入下一界面，图7所示。图7?采样深度设置采样深度，选择capture control、advanced trigger，高级选项都选上，分析时比较方便。设置完毕后点击Next，进入summary界面。图8 summary点击Finish，设置完毕。3、??添加了新的IP，需要重新实现首先保存，然后重新Generate Bitstream。Vivado会提示需要重新Implement，点击OK，重新实现。4、??抓取信号，分析结果4.1、打开logic analyzerFlow Navigato Program and Debug Open Hardware Manager，如图9所示。