(精)Verilog第1章 设计综述——最新.pptVIP

* VerilogHDL设计基础 第一章 VerilogHDL数字设计综述 华 迪 物联网工程学院 158999269@ * VerilogHDL设计基础 为什么要学？ 怎么学？ 老师的责任。 对同学们的要求。 * 教学要求 掌握Verilog HDL语言的基础知识； 熟练使用Verilog HDL仿真工具； 掌握Verilog HDL设计的一般方法和特点； 能实现简单的Verilog HDL设计； * 主要参考书目 教材 Verilog+HDL数字设计与综合（第二版） 参考书 Verilog数字系统设计教程(第2版) Verilog HDL程序设计与实践 Verilog HDL程序设计教程 * 课程内容 第一章 Verilog HDL数字设计综述 第二章 层次建模的概念 * 第三章 基本概念 * 第四章 模块和端口 * 第五章 门级建模 * 第六章 数据流建模 * 第七章 行为级建模 * 第八章 任务和函数 * 第九章 实用建模技术 * 课程安排 总课时：32学时,第18周课内考试 没有实验，但是有课程设计 * 成绩评定办法 笔试成绩（ 70% ）： 期末考试 平时成绩（ 30% ）： 作业＋随堂测试+出勤 * 数字电路CAD技术的发展历史 1）晶体管 MOSFET CMOS 2）IC 工艺 SSI?MSI?LSI?VLSI 面包板 计算机辅助设计(Computer Assist Design,CAD) 计算机辅助工程设计(Computer Assist Engineering Design,CAE) 电子设计自动化(Electronic Design Automation,EDA) * 术语定义(terms and definitions) 硬件描述语言HDL：描述电路硬件及时序的一种编程语言 仿真器：读入HDL并进行解释及执行的一种软件 ASIC：(Application Specific Integrated Circuit) 专用集成电路 FPGA（Field Programmable Gate Array）：现场可编程门阵列 CPLD（Complex Programmable Logic Device）：复杂可编程逻辑器件 SOC（System on Chip）：片上系统 * CPLD和FPGA 将以乘积项结构方式构成逻辑行为的器件称为CPLD 将以查表法结构方式构成逻辑行为的器件称为FPGA * 术语定义(terms and definitions) 自下而上的设计流程：一种先构建底层单元，然后由底层单元构造更大的系统的设计方法 。 自顶向下的设计流程：一种设计方法，先用高抽象级构造系统，然后再设计下层单元 抽象级：描述风格的详细程度，如行为级和门级 RTL级：寄存器传输级(Register Transfer Level)，用于设计的可综合的一种抽象级 * 什么是硬件描述语言 HDL (Hardware Discription Language) 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言 这种特殊结构能够： 描述电路的连接 描述电路的功能 在不同抽象级上描述电路 描述电路的时序 表达具有并行性(并发) * HDL的一些主要特征： HDL语言既包含一些高级程序语言的结构形式，同时也兼顾描述硬件线路的连接的具体结构； 通过使用结构级行为描述，可以在不同的抽象层次描述设计，主要包括4个抽象层次； HDL是并行处理的，具有同一时刻执行多任务的能力； HDL语言具有时序的概念，硬件电路中从输入到输出总是有延迟存在的，引入了时延的概念 * Verilog HDL层次总结 行为或算法级：注重其实现的算法，而不关心具体的硬件实现细节； 数据流级：数据如何在各个寄存器之间流动，以及如何处理这些数据； 门级：构成电路的逻辑门及其相互之间的互联关系； 开关级：开关、存储节点及其互联关系 * 为什么使用HDL 使用HDL描述设计具有下列优点： 设计在高层次进行，与具体实现无关 设计开发更加容易 早在设计期间就能发现问题 能够自动的将高级描述映射到具体工艺实现 HDL具有更大的灵活性 可重用（Intellectual Property ） 可以选择工具及生产厂 HDL能够利用先进的软件 更快的输入 易于管理 * Verilog的历史 Verilog HDL是在1983年由GDA(GateWay Design Automation)公司的Phil Moorby所创。Phi Moorby后来成为Verilog-XL的主要设计者和Cadence公司的第一个合伙人。 在1984~1985年间，Moorby