(精)采用VHDL进行高层次设计——最新.ppt

使用VHDL进行数字电路设计 高层次设计方法 ASIC技术的发展 电路系统设计方法 自定向下的设计流程 设计描述风格 ASIC技术的发展 由于所设计的系统的规模已从几十几百门增加到几万几十万门，使得从前电子工程师所熟悉的画电路图、真值表和卡诺图的设计方法已经远远不能满足数字系统的复杂性要求 ASIC技术的发展 高层次设计方法──HLD(High Level Design)是从八十年代末以来，最新专用集成电路设计的、最先进的设计方法，它为用户设计更大规模、更高水平、性能优良的数字系统提供了可靠的保证 HLD符合目前对电路的两个要求 Time to Market：对于通信领域来说，快速推出市场需要的系统具有非常重要的价值，HLD使得快速设计较大的芯片成为可能。 SOC：目前对数子系统的需求是规模越来越大，HLD非集成电路专业背景的通信厂商设计大规模芯片提供了可能 设计技术的发展使得HLD成为可能 设计技术的发展使得HLD成为可能 采用最原始的版图设计只需要相应的图形编辑工具 采用电路图设计就需要相应的布局布线工具 采用HDL语言设计电路就需要相应的综合工具支持 结论：正是综合技术的提出使得HLD成为可能 电路设计方法 由底向上的设计（Bottom-up）：从结构层开始，采用结构化单元和由少数行为级模块构成的层次式模型，逐级向上搭建出符合要求的系统。 自顶而下的设计（Top-Down