DRAMSPEED..docVIP

从DRAM内存原理看SDRAM的速度 　　从DRAM内存原理看SDRAM的速度文章的开头也就不再讲目前的内存发展形式之类的废话了，本文主要是通过讲述DRAM基本工作原理，让你初步理解SDRAM的技术特点和局限性，从而根据自己的实际情况做出，因为有时候133不一定就比100好。　　 不管你信不信，RDRAM (Rambus)、DDR SDRAM甚至是EDO RAM它们在本质上讲是一样的。RDRAM、DDR RAM、SDRAM、EDO RAM都属于DRAM（Dynamic RAM）,即动态内存。所有的DRAM基本单位都是由一个晶体管和一个电容器组成。请看下图： 　　 上图只是DRAM一个基本单位的结构示意图：电容器的状态决定了这个DRAM单位的逻辑状态是1还是0，但是电容的被利用的这个特性也是它的缺点。一个电容器可以存储一定量的电子或者是电荷。一个充电的电容器在数字电子中被认为是逻辑上的1，而“空”的电容器则是0。电容器不能持久的保持储存的电荷，所以内存需要不断定时刷新，才能保持暂存的数据。电容器可以由电流来充电——当然这个电流是有一定限制的，否则会把电容击穿。同时电容的充放电需要一定的时间，虽然对于内存基本单位中的电容这个时间很短，只有大约0.2-0.18微秒，但是这个期间内存是不能执行存取操作的。 DRAM制造商的一些资料中显示，内存至少要每64ms刷新一次，这也就意味着内存有1％的时间要用来刷新。内存的自动刷新对于内存厂商来说不是一个难题，而关键在于当对内存单元进行读取操作时保持内存的内容不变——所以DRAM单元每次读取操作之后都要进行刷新：执行一次回写操作，因为读取操作也会破坏内存中的电荷，也就是说对于内存中存储的数据是具有破坏性的。所以内存不但要每64ms刷新一次，每次读操作之后也要刷新一次。这样就增加了存取操作的周期，当然潜伏期也就越长。 SRAM，静态（Static）RAM不存在刷新的问题，一个SRAM基本单元包括4个晶体管和2个电阻。它不是通过利用电容充放电的特性来存储数据，而是利用设置晶体管的状态来决定逻辑状态——同CPU中的逻辑状态一样。读取操作对于SRAM不是破坏性的，所以SRAM不存在刷新的问题。SRAM不但可以运行在比DRAM高的时钟频率上，而且潜伏期比DRAM短的多。SRAM仅仅需要2到3个时钟周期就能从CPU缓存调入需要的数据，而DRAM却需要3到9个时钟周期（这里我们忽略了信号在CPU、芯片组和内存控制电路之间传输的时间）。前面也提到了，SRAM需要的晶体管的数目是DRAM的4倍，也就是说成本比DRAM高至少是4倍，在目前的售价SRAM每M价格大约是DRAM的8倍，是RAMBUS内存的2到3倍。不过它的极短的潜伏期和高速的时钟频率却的确可以带来更高的带宽。 (SDRAM) 　　 内存最基本的单位是内存“细胞”——也就是我们前面展示给大家DRAM基本单元示意图所示的部分，下面我们对这个部分通称为DRAM基本单元。每个DRAM基本单元代表一个“位”——Bit（也就是一个比特），并且有一个由列地址和行地址定义的唯一地址。8个比特组成一个字节，它可代表256种组合（即2的八次幂），字节是内存中最小的可寻址单元。DRAM基本单元不能被单独寻址——否则现在的内存将会更加复杂，而且也没有必要。很多DRAM基本单元连接到同一个列线（Row line）和同一个行线（Column line），组成了一个矩阵结构，这个矩阵结构就是一个Bank。大部分的SDRAM芯片由4个Bank组成，而SDRAM DIMM (Dual Inline Memory Module双列直插式)可能由8或者16个芯片组成。SDRAM DIMM有14条地址线和64 bit数据线（如果一个DIMM内存使用8bit SDRAM芯片，那么你应该在内存条上看到8个芯片，当然有的DIMM使用4 bit SDRAM芯片，那么你将会在内存条上看到16片）。 :　　Row Address Buffer:行地址缓冲 Column Address Buffer：列地址缓冲 Row DECODER：行解码器 Column DECODER：列解码器 Memory Array:内存阵 SENSE AMP：传感放大器  由上图可见一个Bank由内存阵列、sense amp、一个行解码器、一个列解码器组成。如果要理解内存Bank内部工作状况，让我们看看当缓存没有命中后CPU从系统主内存中调用数据的情况。 CPU需要依次读取一个32字节的数据,首先向芯片组发出请求——这通常需要一个时钟周期芯片组将通过14条列地址线发送一个行地址，也就是这个行地址被发送到DIMM所有的芯片上。拥有相同行地址的行被成为一