SI仿真如何确定仿真激励源..docVIP

DDR信号完整性仿真频率的确定 ——孙海峰 仿真过程中，我们必须了解如何来确定各类总线的仿真激励源，即Memory Contoller-DIMM之间的各类总线信号工作中的实际频率及其时序特性等，或者认为是DDR-DIMM工作中的外部输入激励信号——因为仿真过程中，必须设置DIMM的模拟激励源，即CPU驱动端的信号，才能仿真DIMM接收端信号SI/窜扰等状况。 实际工作中，DDR各类信号工作频率特征如下图所示： 在此基础上，我们如何确定DDR最佳的仿真激励源，如何确定最佳SI仿真频率呢？接下来，将做出详细的阐述。 1、确定DDR核心频率 DDR核心频率，即DDR上DRAM颗粒的工作频率，它与DDR数据传输位数有关，由于：DDR等效数据传输频率=DRAM核心频率×DDR读取位数，那么我们即可了解DRAM核心频率=数据等效传输频率/读取位数。 对于不同类型的DDR，数据读取位数为： DDR1（DDR SDRAM）：2 bit pre-fetch,同时读取(预取）2n的数据——数据读取位数2； DDR2：4 bit pre-fetch,同时读取（预取）4n的数据——数据读取位数4； DDR3：8 bit pre-fetch,同时读取（预取）8n的数据——数据读取位数8； 结论：我们可以从数据传输频率，结合DDR类型，计算出核心频率。 2、确定DDR Controller(CPU)-DDR差分时钟仿真激励源 ——CK+/CK-差分时钟总线 根据DDR时序图，我们可以知道，无论DDR1，DDR2，还是DDR3，DDRx数据的最大实际传输频率均等于时钟频率，则DDRx最大数据等效工作频率（常说的DDRx能跑多少频率为等效值）为实际频率的2倍（周期为时钟周期1/2），如下图所示： 结论：DDRx时钟总线仿真频率等于等效数据传输频率的1/2。 3、确定DDR Controller(CPU)-DDR地址/命令信号线仿真激励源 ——A*地址总线/BA*Bank地址选择信号/CAS(Column)列命令信号/RAS(Row)行命令信号/WE(Write)写命令使能端 对于地址/命令信号仿真激励源的确定，即实际工作频率及其时序特性的确定，我们首先必须认识1-T/2-T这两种DDR常用时序工作模式。这样我们才可以根据地址/命令信号的工作时序模式，正确设置仿真激励，以正确仿真出地址/命令信号的SI特性。 3.1 时序模式 （1）1-T时序 地址/命令信号在一个时钟周期内，完成信号的建立与保持，即：信号在一个时钟周期的上升沿完成信号采样（setup），并开始执行该信号，至该时钟周期的下降沿就立即对下个信号进行采样，这样就在时钟一个周期的上升沿完成第一个信号采样，并开始运行，在相同时钟周期的下降沿立即对下个信号进行采样，这样地址/命令信号即在一个时钟周期内完成建立与保持，如下图所示。 由此可知：信号在一个时钟周期的上升沿和下降沿均采样！ （2）2-T时序 地址/命令信号在两个时钟周期内，完成信号的建立并保持较长的时间，以便地址/命令能够得到充分执行。即：信号在第一个时钟周期的上升沿完成采样（setup），并开始运行该信号命令，至第二个时钟周期，信号完成执行后（Hold）处于无效电平状态NOP，至第三个时钟周期的上升沿，下一个信号才开始采样，这样地址/命令信号在两个时钟周期内刚好完成一次数据建立与保持，此即为地址/命令信号时序的2-T模式，如下图所示。 由此可知：信号在只在时钟的上升沿采样！ 两种时序模式的优缺点如下： 1-T时序地址/命令信号实现效率高，每个周期都能进行信号的传递与执行；然而，缺点也很明显，一个地址/命令与下一个地址/命令信号之间，往往没有信号没有足够的建立时间与保持时间，没有足够的信号调整时间，时序上得不到保证，需要进行严格的SI仿真才能完成设计。 2-T时序下地址/命令信号具有足够的信号响应时间，有足够的建立时间与保持时间，时序得到有效的保证，能够确保地址/命令信号的正确传输；然而，这种方式信号的利用效率没有1-T时序高。 3.2 地址/命令信号仿真激励源 （1）仿真频率确定 由时序模式的不同，我们可以确定：在1-T模式下，非周期的地址/命令信号的最大工作频率即为A0-A1=0-1-0-1…状态下，等效为2倍时钟频率（TADD=2TCLK）；同理，在2-T模式下，地址/命令信号的最大工作频率是时钟频率的1/4（TADD =4×TADD）。 例如：DDR2 533工作在2-T模式下，数据总线频率533MHz，则时钟总线频率266MHz，地址/命令总线工作频率即为133/2=67MHz，且此推论符合DDR2器件资料定义标准（最大电平转换效率为工作频率2倍，即133MHz），如下图所示。 （2）时序特