[微机课件_05第五章：内存储器和存储体系.pptVIP

位扩展示意图（1K*4?1K*8） A0 … A9 MREQ D7~D4 D3~D0 R/W … … D0~D3 CS A0 … A9 WE 2114 D0~D3 CS A0 … A9 WE 2114 字扩展 芯片的字长满足要求，但芯片的字数不够 字扩展的连接方式 各存储芯片的读写线并联，接至CPU的读写控制端 各存储芯片的数据线并联，接至CPU的数据总线 各存储芯片的片内地址线并联，接至CPU地址总线低位 各存储芯片的片选线接译码器不同输出，译码器输入接至CPU地址总线高位，译码器一控制端接访存信号 A0 … A13 MREQ D7 ~D0 R/W … D0~D7 CS A0 … A13 WE … … … D0~D7 CS A0 … A13 WE D0~D7 CS A0 … A13 WE D0~D7 CS A0 … A13 WE 1 2 3 4 译码器 A14 A15 Y1 Y0 Y2 Y3 字扩展示意图（16K*8?64K*8） 字和位同时扩展（M1