第4章总线技术与总线标准分析.ppt

可选的PCI总线信号（续） Cache支持信号 SBO：试探返回信号，低电平有效，输入或输出。 SDONE：表示命中一个缓冲行，输入或输出。 有效时，表明探测完成，无效时，表明探测结果 仍未确定。 边界扫描信号 TDI：数据输入。 TDO：数据输出。 TCK：时钟。 TMS：模式选择。 TRST：复位。 * PCI地址空间： 1）I/O地址空间（AD[31..0]） 2）存储器地址空间（ AD[31..2]） 3）配置地址空间（AD[7..2]） PCI总线命令表 C/BE[3:0]? 命令类型说明 0 0 0 0 中断应答（中断识别） 0 0 0 1 特殊周期 0 0 0 0 I/O读（从I/O口地址中读数据） 0 0 1 1 I/O写（向I/O口地址空间写数据） 0 1 0 0 保留 0 1 0 1 保留 0 1 1 0 存储器读（从内存空间映像中读数据） 0 1 1 1 存储器写（从内存空间映像中写数据） 1 0 0 0 保留 1 0 0 1 保留 1 0 1 0 配置读 1 0 1 1 配置写 1 1 0 0 存储器多行读 1 1 0 1 双地址周期 1 1 1 0 存储器读一行 1 1 1 1 存储器写并无效 * 基本的读操作 基本的写操作 * 4.2.3 串行通信总线 串行总线上的信息按位传输，通常只需1根或2根数据线，没有地址总线、控制总线，采用差分信号(differential signal)传输技术，具有低功耗、低误码率、低串扰和低辐射等优点。 高速串行总线的三大特征： 差分信号传输 以数据包形式传送信息(地址、数据、命令) 点对点通信 COM口 RS-232、RS-485 串行通信接口 USB接口 SPI/QSPI 串行扩展接口 I2C Microwire * 串行数据的通信方式 串行数据的传输速率 并行数据的传送速率可用总线带宽（MB/s）来表示，而串行数据的传送速率可以有两种表示方式： 1）比特率（ bits/s）：系统单位时间内传送有效二进制数据的位数。 2）波特率（baut/s ）： 通信线路上的基本电信号状态的变化频率。 波特率比特率的关系如下： 基波传送方式下：线路状态改变一次即送出一位数据，比特率＝波特率 载波传送方式下：线路状态改变一次可送出n位数据，比特率＝n×波特率 如相位调制系统中可能发送的相位状态有0（代表数据“00”）、π/2（代表数据“01”）、π（代表数据“10”）、3π/2（代表数据“11”）四种，则通信线路的相位状态每改变一次将送出两位数据，这时比特率＝2×波特率。 常用的标准波特率有：1200、2400、4800、9600、19200等。 * 串行通信传输距离 1. 串行数据在基带传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短。 2. 调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式。 串 行 接 口 MODEM MODEM 计 算 机 串 行 接 口 计 算 机 串 行 接 口 …… * 通讯控制方式 一.串行同步：收发双方需要使用（传送）同一时钟信 号。 二.串行异步：双方时钟不要求严格同步。 串行同步 同步方式：传输信息的字节与字节之间、位与位之间均与时 钟严格同步，通常以数据块为基本单位进行传送。 * 异步通信数据帧结构示例 1位起始位(固定为低电平) ，再从最低位（b0）(也可以从最高位）开始 传送8(或4、5、6、7)位数据位，然后是0位或1位奇偶校验位，最后是1位 （或2位）停止位(一般为高电平)。 偶校验、一位停止位 时传送数据53H时的波形 停 止 位 校 验 位 D6 D5 D4 D3 D2 D1 D0 起 始 位 1 0 1 0 1 0 0 1 1 0 * 串行通信的差错控制 检错：如何发现传输中的错误（奇偶校验）。 纠错：发现错误后,如何消除和纠正错误（CRC）。 差错控制方式 检错重发ARQ(Automatic Repeat Request)：接收端检错并要求重发。要反馈，通信效率低，差错控制简单。 前向纠错FEC(Forward Error Correction)：接收端纠正错误，差错控制电路复杂。 混合纠错HEC(Hybrid Error Correction) ：综合前2者，误码率低。 差错控制方法 1. 奇偶校验位是一个表示给定位数的二进制数中 1 的个数是奇数还是偶数的二进制数。奇偶校验位是最简单的错误检测码。 2. CRC即循环冗余校验码（Cyclic Redundan