新）第六章 输入输出接口技术.pptVIP

第六章 输入输出接口技术 本章内容 ——读信号，双向三态，低电平有效。 当8237A处于从属状态时， 为输入线，是 CPU向8237A发出的读命令，可读取8237A内部寄存 器的内容； 当8237A处于主控状态时， 为输出线，与 配合，以读取外设的数据并存入存储器中。 ——写信号，双向三态，低电平有效。 当8237A处于从属状态时， 为输入线，是 CPU向8237A发出的写命令，可向8237A写入控制字 或通道数据； 当8237A处于主控状态时， 为输出线，与 配合，以读取存储器中的数据并送入外设。 A3～A0——输入/输出地址线，双向三态。当8237A 处于从属状态时，这是由CPU向8237A输入的低4位地址，用来选择8237A内部不同的寄存器；当8237A处于主控状态时，这是输出的地址线，指出8237A要访问的存储器单元的低4位地址。 当8237A处于从属状态时，由高位地址（A15～A4）译码得到8237A的片选信号； ——片选信号，输入，低电平有效。 当8237A处于主控状态时，被自动禁止，以免8237A 正在执行DMA传送期间重新被选中。 CLK——时钟信号，输入。 用来控制8237A内部操作的时序及数据传输速率。 标准的8237A频率为3MHz，而8237A-5频率达到5MHz。 RESET有效时，清除8237A内部所有寄存器的内容，控制线浮空，禁止DMA操作。复位之后，必须重新初始化，8237A才能工作。 RESET——复位信号，输入，高电平有效。 （4）控制逻辑部件 控制逻辑部件主要用来向CPU发出总线请求，得到 CPU认可后，8237A进入主控状态，并发出各种控制信 号 。 当任一个未屏蔽通道收到外部设备的DMA请求时， 8237A立即向CPU发出HRQ，表示要求使用总线。 HRQ——保持请求信号，输出，高电平有效。 CPU收到HRQ信号后，待当前总线周期执行完， 将总线控制权交给8237A，使HLDA信号有效；8237A收到有效的HLDA信号后，进入主控状态，可开始DMA传送。 HLDA——保持响应信号，输入，高电平有效。 8237A在主控状态下进行DMA的传送过程中，若 READY信号有效，表示外设已准备好读/写；若REA DY信号无效，表示外设未准备好，需要延长读/写操 作周期，即增加等待周期，直到READY有效为止。 READY——准备就绪信号，输入，高电平有效。 ——读存储器信号，三态输出，低电平有效。 当8237A处于主控状态时， 为输出线， 与 配合，以读取存储器中的数据并送入外设； 在存储器到存储器传送时， 信号有效，控制从源单元读出数据。当8237A处于从属状态时， 该信号无效。 ——写存储器信号，三态输出，低电平有效。 当8237A处于主控状态时， 为输出线，与 配合，以读取外设的数据并存入存储器中；在存 储器到存储器传送时， 信号有效，控制将 数据写入目的单元。当8237A处于从属状态时，该信号 无效。 8237A处于主控状态时，在DMA周期中由这4条 线输出要访问的存储单元地址低8位中的高4位。当 8237A处于从属状态时，该信号无效。 A7～A4——地址输出线。 ——计数接收信号，输入/输出，低电平有效。 当8237A处于主控状态并进行DMA传送时，当基 字节数计数器减到零时（即TC（Terminal Count）发生时）， 输出有效，表示当前正在传送的是最后一 个数据字节，可用来通知外设结束数据传送操作；当基 字节数计数器未减到零时，若外部输入一个有效 信号，则强制结束DMA过程 。 当MARK有效时，输出通知被选的外部设备，当前是上一次MARK有效后的第128个DMA周期。MARK总是在距数据块结束每隔128周期产生。至于第一个MARK距数据块开始是多少周期，取决于数据块的长度。 MARK——模128标记，输出，高电平有效。 ADSTB——地址选通信号，输出，高电平有效。 当8237A处于主控状态时，若ADSTB有效，将双 向数据总线（D7～D0）上输出的高8位地址锁存