数据采集卡设计..docVIP

《微型计算机控制技术》期中试题 基于PCI总线的数据采集卡 自动化0905班 张亚明 0906050503 摘要： 本文采用一种基于USB接口的实用型数据采集卡。CPLD和PSD进行信道前端处理，以FPGA为采集的核心控制芯片并用于参数的存储与读写，设计了一种快速、高精度数据采集卡硬件是一外置式的密封设备，软件具有很好的用户图形界面。本文采用一种基于USB接口的实用型数据采集卡。CPLD和DSP进行信道前端处理，以FPGA为采集的核心控制芯片并用于参数的存储与读写，设计了一种快速、高精度数据采集卡硬件是一外置式的密封设备，软件具有很好的用户图形界面。图1 二、系统硬件设计： FPGA/CPLD简介： FPGA(现场可编程门阵列)与CPLD(复杂可编程逻辑器件)都是可程逻辑器件，它们是在PAL，GAL等逻辑器件的基础之上发展起来的。同以往的PAL，GAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA／CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的就是XiliIl公司的FPGA器件系列和A1tera公司的CPLD器件系列，它们开发较早，占用了较大的PLD市场。 尽管FPGA、CPLD和其它类型PLD的结构各有其特点和长处，但概括起来，它们由三大部分组成，如图2．1所示: 图2.1 典型PLD框图 ⑵ FPGA芯片 本设计选用μPSD3234BV-24芯片，具有单片机8032内核的快闪编程系统芯片，也是近年来开发的新型转换器件。包含两大功能模块：MCU和PSD模块。其中MCU模块由1个标准的8032内核，众多的外设电路（特殊功能寄存器（SFR）、定时器/计数器、PWM、管理功能电路—LVD和监视器、总线、片内振荡器、ADC、I/O口和USB）和其他支持功能组成。而PSD模块将涉及存储器模块、PLD模块、电源管理单元（PMU）、I/O口和JTAG接口。功能框图如图2.2所示： 图2.2μPSD3234BV-24功能框图 图2.3μPSD3234BV-24芯片 如图2.3μpsd3234BV-24芯片所示，该芯片采用两种单电源供电方式：4.5～5.5V；3.0～3.66V，故可直接供电。 ⑶ PSD 可编程系统器件PSD是μPSD3234BV-24的核心电路，主要由存储器模块 、PLD、I/O口、电源管理单元（PMU）和JTAG接口组成，如图2.4所示。 图2.4 PSD内部功能框图 ⑷ PCI总线： ①PCI总线协议： PCI总线的概念是由Intel公司联合IBM、Compaq、AST、HP、DEC等100多家公司提出的，1999年2月公布。制定PCI总线的目标是建立一个工业标准的、低成本的、允许灵活配置的、高性能局部总线结构。它既为今天的系统建立一个新的性能／价格比，又能适应将来CPU的特性，能在多种平台和结构中应用。 PCI总线标准是当今PC领域中最流行的总线标准。随着CPU的快速发展，基于图形的操作系统(如Windows)迅速普及、多媒体、视频处理和网络传输的大量应用，使ISA总线逐渐成为系统数据传输瓶颈。PCI总线可以很好地满足上述需要。PCI是一种局部总线(Local Bus)，由于独立于CPU的结构，使总线形成了一种独特的中问缓冲器的设计，从而与CPU及时钟频率无关。因此用户可以将一些高速外设，如网络适配卡、图形卡、硬盘控制器等从ISA总线上卸下，而通过局部总线直接挂接到PCI总线上，使之与高速的CPU总线相匹配，从而打破了数据I／O的瓶颈，使高性能CPU的功能得以充分发挥。 ② PCI总线的系统结构： 在一个PCI系统中可以做到高速外部设备和低速外部设备共存、PCI总线与ISA／EISA总线并存，如图2.5中所示。 图2.5 PCI系统结构图 在图2.5中可以看出，处理器／Cache／存储器子系统经过一个PCI桥连接到PCI总线上。此桥提供了一个低延迟的访问通路，从而使处理器能够直接访问通过它映射于存储器空间或I／O空间的PCI设备，也提供了能使PCI主设备直接访问主存的高速通路。该桥也能提供数据缓冲功能，以使CPU与PCI总线上的设备并行工作而不必相互等待。另外，桥可使PCI总线的操作与CPU总线分开，以免相互影响。 扩展总线桥(标准总线接口)的设置是为了能在PCI总线上接出一条标准I／O扩展总