[Protel项目教学讲义5-3.docVIP

（六）生成层次表 层次表记录了一个由多张绘图页组成的层次原理图的层次结构数据，其输出的结果为ASCII文件，文件的存盘名为.Rep。生成层次表的操作如下： (1) 打开已经绘制的层次原理图，比如打开前面绘制的层次原理图，如图5.18所示。 (2) 然后执行 Reports|Design of Hierarchy 命令，系统将会生成该原理图的层次关系，如下面的文本所示： Design Hierarchy Report for D:\Program Files\Design Explorer 99 SE\Examples\Z80 CPU.Ddb CPU Project CPU Project.prj Power.sch CPU.sch CPUClk.sch PPI.sch Serial.sch SBaudClk.sch Memory.sch 从上面的层次表文本中，可以看到原理图的层次关系。 （七）随堂练习 1．请练习绘制如图5.25、图5.26、图5.27和图5.28所示的层次原理图，在绘制层次原理图前，可以先绘制子图(分别如图5.25、图5.26和图5.28所示)，然后再绘制主原理图(如图5.28所示)，即采用自下而上的方式。图5.25所示的图形保存为SIN.Sch，图5.26所示的图形保存为CLOCK.Sch，图5.27所示的图形保存为MIDDLE.Sch，然后再绘制层次原理图LX.Prj。 说明：绘制该层次原理图时，也可以先绘制主层次原理图，然后再绘制子图形，即采用自下而上的方式。 图5.25 子电路图 图5.26 子电路图 图5.27 子电路图 图5.28 主电路图 2．生成习题1的原理图的层次表。 Protel99Se教学项目六 ——检验电气规则和生成报表 一、教学目的： 1．使学生理解电气规则检验的意义。 2．使学生掌握电气规则的设置与检验步骤。 3．使学生掌握原理图报表文件的生成方法与作用。 二、教学任务： 任务1：产生ERC报表。 任务2：生成网络表。 任务3：生成交叉参考表。 任务4：生成网络比较表。 任务5：原理图的输出。 三、教学时数：4学时 四、教学过程： Protel99SE在产生网络表之前，需要测试用户设计的电路原理图信号的正确性，这可以通过检验电气规则来实现。进行电气规则的测试，可以找出电路图中的一些电气连接方面的错误。检验了电路的电气规则后，就可以生成网络表等报表，以便于后面的 PCB 印制电路板的制作。 （一）产生ERC报表 Advanced Schematic提供了一个最基本的测试功能，即电气规则检查(ERC：Electrical Rule Check)。电气规则检查功能可检查电路图中是否有电气特性不一致的情况。例如，某个输出引脚连接到另一个输出引脚就会造成信号冲突，未连接完整的网络标签会造成信号断线，重复的流水号会使Advanced Schematic无法区分出不同的元器件等。以上这些都是不合理的电气冲突现象，ERC会按照用户的设置以及问题的严重性分別以错误(Error)或警告(Warning)信息来提请用户注意。 1．产生ERC表的各种选项 若要进行电气规则检查，可以执行Tools | ERC菜单命令，打开如图6.1所示的Setup Electrical Rule Check对话框，该对话框包括Setup和Rule Matrix两个选项卡。该对话框主要用于设置电气规则的选项、范围和参数，然后执行检查。 图6.1 设置电气规则对话框 (1) Setup选项卡如图6.1所示，其中各选项含义如下： ●Multiple net names on net：检查同一个网络上是否拥有多个不同名称的网络标识符。 ●Unconnected net labels：检查绘图页中是否有未连接到其他电气对象的网络标签。 ●Unconnected power objects：检查是否有未连接到其他电气对象的电源对象。 ●Duplicate sheet numbers：检查项目中是否有绘图页号码相同的绘图页。 ●Duplicate component designators：检查绘图页中是否有流水号相同的元器件。当没有执行过菜单命令Tools | Annotate对所有元器件重新排号时，或是没有使用Tools | Complex to Simple功能将一个复杂层次化项目转换成简单的层次化设计时，这种情况最常发生。 ●