成像声纳文档教材.ppt

3.2.2 图像显示模块——坐标转换 图像转换(扇形?矩形) 最初算法 2.1.2 复解调算法 目的：提取声纳回波信号的包络 复解调原理图 2.1.3 信号抽取算法 信号解调后带宽为25KHz，采样率为1.8MHz，理想情况下可以以36:1的抽取率进行抽取，满足Nyquist采样定律，但是这种陡降的理想低通滤波器实现不了，所以抽取率必须小于36。 抽取率越大滤波器的阶数越高，硬件实现越复杂。尽可能采用较大的抽取率来减小数据率与降低滤波器阶数是一对矛盾体，对两者权衡考虑，最终采用20:1的抽取率对信号降采样。 20：1抽取器设计成多级抽取器级联（4:1和5:1级联）。 2.1.4 声纳波束形成算法——远场 2.1.4 声纳波束形成算法——远场 在没有噪声与干扰的理想情况下，利用MATLAB仿真得到1#波束指向性图。 波束宽度0.987度 旁瓣电平 -15.16dB 2.1.4 声纳波束形成算法——近场 近场波束形成示意图 2.1.5 MATLAB仿真分析非确定因素对波束形成的影响 A、确定波束指向允许偏离的范围 原图 相对误差为0.2时 当相对误差为0.2时，虽然与原图有所区别，但不影响视觉效果上对物体的分辨能力。 允许相对误差：0.2；绝对误差：正负0.036度。 2.1.6 标准信号源仿真 采用标准信号源得到的512个波束数据 从基阵90°方向射向基元，通过延时得到各基元处的信号；同时采集，一个周期采集4个点 2.2 FPGA设计实现 功能子模块连接 A/D转换过程设计 数据串行解调设计 FIR抽取滤波器设计 波束形成FPGA设计 2.2.1 波束形成FPGA设计实现 波束形成运算程序功能模块 2.2.2 控制模块FPGA代码设计 　FPGA启动工作状态流程 FPGA还要进行AGC、TVG增益控制以及承担干湿端数据、命令的发送和接收，并根据干端设备的命令，控制水下各设备协同工作。 2.2.2 发射电路信号源设计 FPGA产生低电平信号源提供给发射电路 重复周期： 脉宽 ：范围为 0.05ms~0.5ms。 使能信号：当脉冲方波信号有时，使能信号为高，当脉冲方波信号没有时，使能信号为低。 2.2.2 发射电路信号源设计 对应一路发射的驱动信号放大图 频率：即工作频率，450KHz。 占空比： A和B 的比值 通过改变占空比实现功率档的调整。功率档最大档暂定对应的占空比为45%，通过改变占空比则可得到其他几档功率。 2.2.2 发射电路信号源设计 FPGA产生的信号源波形 其中脉宽取为0.5ms，重复周期为67ms，占空比为35% 2.2.2 增益补偿控制——TVG 声纳系统所需4条TVG曲线 2.2.2 增益补偿控制——TVG 通过SPI接口实现TVG控制波形图 2.2.2 增益补偿控制——AGC FPGA根据A/D转换后第一通道的12-bit数据的大小产生8-bit的增益控制信号用于信号调理板的自动增益控制（AGC），或者根据干端设备发来的增益控制命令进行手动增益控制。 通过SPI接口实现AGC(MGC)控制波形图 SPI数据由clk产生，sclk为clk的8分频，sen=0时将8bit数据data串转换成1bit数据sdata，sclk上升沿时将sdata写入LTC6912，实现相应增益值的放大。 设计内容 1 硬件设计 2 信号处理算法及FPGA程序设计 3 软件设计 3 软件设计 网络传输模块设计 PC机端显控软件设计 3.1 网络传输模块设计 在100m量程时帧率为7.5Hz，量程分辨率5cm 计算得数据传输率应该为60.953Mbps 为了实时显示，网速要高于60.953Mbps，本方案留有两倍的余量，以120Mbps为设计基本目标 3.1.1 SOPC硬件重构 以Xilinx的viterx-5 FPGA为核心，在PowerPC440为处理器，CoreConnect Bus为总线的SOPC架构下，移植VxWorks操作系统，设计高速率的千兆以太网传输系统 SOPC片上系统设计结构框图 3.1.1 SOPC硬件重构 EDK工程中SOPC硬件结构图 xps_ll_temac三态以太网控制器 my_npi自定义IP核,负责接收波束形成数据 3.1.2 VxWorks代码移植 VxWorks 是一种嵌入式的实时操作系统。 嵌入式操作系统与通用操作系统最显著的区别就是它的可移植性，操作系统移植就是指一个实时操作系统能够在某个微处理器平台上运行 VxWorks操作系统移植到Xilinx公司的Vertix-5系列FPGA ml507板PowerPC440上运行 3.1.2 VxWorks代码移植——BSP BSP板级支持包： 为VxWor