数字频率直接合成器设计.docVIP

目录 第一章 前言 3 第二章 设计任务与要求 4 第三章 直接数字频率合成器（DDS）的原理 5 第四章 模块的功能 8 4.1 相位累加器 8 4.2 相位寄存器 8 4.3 正表弦查找 9 4.4 D/A转换器 9 第五章 设计思路 12 第六章 实验器件 13 第七章 功能模块 14 7.1 模块一 相位累加器SUM99 14 7.2 模块二 相位寄存器REG1 18 7.3 模块三 正弦查找表ROM 21 7.4 模块四 ROM256_8输出数据寄存器REG2 29 第八章 总体电路图设计 31 第九章 设计心得体会 34 主要参考文献 36 第一章 前言 1971年，美国学者J.Tierncy、C.M.Reader和B.Gold提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理。随着技术和水平的提高，一种新的频率合成技术——直接数字频率合成(DDS，Direct Digtal Synthesis)技术得到了飞速发展。DDS技术是一种把一系列数字形式的信号通过DAC转换成模拟形式的信号合成技术，目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。 DDS技术具有频率切换时间短，频率分辨率高，频率稳定度高，输出信号的频率和相位可以快速程控切换，输出相位可连续，可编程以及灵活性大等优点，广泛用于接受机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合跳频无线通信系统。 第二章 设计任务与要求 DDS即为Direct Digital Synthesize，中文名称是直接数字合成器，是一种新型的频率合成技术和信号产生方法，具有较高的频率分辨率，可以实现快速的频率切换，能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。利用EDA技术和FPGA实现直接数字频率合成器DDS的设计。 设计要求： 1、利用QuartusII软件实现DDS的设计； 2、模块间具有一定锁存功能； 3、系统具有清零和使能的功能； 4、DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现。 5、具有保持相位的连续； 6、通过实验箱上的开关输入DDS的频率和相位控制字； 第三章 直接数字频率合成器（DDS）的原理 对正弦信号发射器，它的输出可以用下式来描述： 其中是指该信号发射器的输出信号波形，指输出信号对应的频率。上式的表述对于时间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟进行抽样，令正弦信号的相位： 在一个周期，相位的变化量为： 其中指的频率对于可以理解‘满’相位，为了对进行数字量比，把切割成份，由此每个周期的相位增量用量化值来表述： ，且为整数 由以上式子可得： 显然，信号发生器的输出可描述为： 其中指前一个周期的相位值，同样得出： 由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的相位增量量化值决定了信号的输出频率，并呈现简单的线性关系。直接数字合成器DDS就是根据上述原理而设计的数字控制频率合成器。 如图所示3-1是一个基本的DDS结构，主要由累加器、相位寄存器、加法器、正弦ROM查找表和DAC构成。 图 3-1 DDS基本原理图 相位累加器是整个DDS的核心，相位累加器由Ｎ位加法器与Ｎ位累加寄存器级联构成。每来一时钟脉冲fs，加法器将频率控制字ｋ与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。 由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到Ｄ/Ａ转换器，Ｄ/Ａ转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。 第四章 模块的功能 4.1 相位累加器 如图所示4-1相位累加器是一个带有累加功能的N位加法器，它以