数字集成电路课件分析.ppt

布局布线：将门级网表映射到物理可实现的版图。 EDA设计流程 Relation of FF(无生产线与代工的关系) Layout Chip Design kits Internet Foundry Fabless 设计单位 代工单位 工艺设计文件(PDK,process Design kits) * 工艺电路模拟用的器件SPICE参数 版图设计用的层次定义 设计规则 T、R、C等原件的通孔（via）、焊盘基本结构的版图与设计工具关联的设计规则检查（DRC,design rule check） 参数提取（EXTraction） 版图电路图对照（LVS，layout-Vs-schematic） * 行为 行为综合 图形生成 逻辑综合 布局与布线 功能 逻辑 掩膜 版图 90年代高层次设计自动化 80年代计算机辅助工程 70年代计算机辅助设计 本门课内容 数字电路的质量评价 集成电路的成本 稳定性 性能 功耗和能耗 * 集成电路的成本 NRE (non-recurrent engineering) 非重复性工程成本 设计时间和成本，掩膜的生成 一次性成本因素 重复性成本 硅加工、 包装、 测试 与体积成正比 与芯片面积成正比 * NRE 成本在增长 * 模具成本 单芯片 晶片 From 上升到12” (30cm) * 每个晶体管成本 0.0000001 0.000001 0.0