《38资源的跨区调配.docVIP

下载本文档

7
0
约2.89千字
约 5页
2017-01-15 发布于北京
举报
版权申诉

《38资源的跨区调配.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

《38资源的跨区调配

LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY mux8_1 IS PORT(add : IN STD_LOGIC_vector(2 downto 0); i:IN STD_LOGIC_vector(0 to 7); y: OUT STD_LOGIC); END mux8_1; ARCHITECTURE behave OF mux8_1 IS --SIGNAL sel :STD_LOGIC_vector(2 DOWNTO 0); BEGIN --sel=A2 A1 A0; PROCESS(add,i) BEGIN CASE add IS WHEN 000 = y=i(0); WHEN 001 = y=i(1); WHEN 010 = y=i(2); WHEN 011 = y=i(3); WHEN 100 = y=i(4); WHEN 101 = y=i(5); WHEN 110 = y=i(6); WHEN 111 = y=i(7); WHEN others = NULL; END CASE; END PROCESS; END behave; 三八译码器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY dec38 IS PORT (G1, G2A, G2B : IN STD_LOGIC; add : IN STD_LOGIC_vector(2 downto 0); Y : OUT STD_LOGIC_VECTOR(0 TO 7)); END dec38; ARCHITECTURE dataflow1 OF dec38 IS SIGNAL YI: STD_LOGIC_VECTOR(0 TO 7); --SIGNAL add: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN --add = c b a; WITH add SELECT YI =WHEN 000, WHEN 001, WHEN 010, WHEN 011, WHEN 100, WHEN 101, WHEN 110, WHEN 111, WHEN OTHERS; Y = YI WHEN (G1 AND NOT G2A AND NOT G2B) =1 ELSE END dataflow1; 半加器 LIBRARY IEEE; --半加器描述(1)：布尔方程描述方法 USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder IS PORT (a, b : IN STD_LOGIC; co, so : OUT STD_LOGIC); END ENTITY h_adder; ARCHITECTURE fh1 OF h_adder is BEGIN so = NOT(a XOR ( NOT b)) ; co = a AND b; END ARCHITECTURE fh1; 系列信号检测（密码核对器） library IEEE; --1110010序列检测 use IEEE.std_logic_1164.all; ENTITY xljc IS PORT ( din,clk,clr : IN STD_LOGIC; --串行数据输入/工作时钟/复位信号 ab :OUT STD_LOGIC_vector(3 downto 0));--输出检测结果 END ENTITY xljc; ARCHITECTURE one OF xljc IS signal q :integer range 0 to 7; signal d :STD_LOGIC_vector(6 downto 0);--七位待检测数据预置数 BEGIN d=11