合肥君正转正申请(周福品)预案.pptVIP

IC技术部 周福品 转正申请报告 目录 前言 实习期间工作回顾 实习期间出现的问题 实习期间问题的解决 现阶段工作阐述 现阶段出现的问题 现阶段问题的解决 学习总结 学习计划 致谢 很荣幸在大学还没毕业之际能来到合肥君正这个大家庭跟大家一同交流、学习和生活。 对于刚入职的我来说，思维还停留在学生的时代，看文档只停留在表面上的意思，对待所学的知识一知半解，对待出现的问题不知道去从网上去找答案、不知道去问别人。 在这三个多月的培训中是我比较忙碌的三个月，在这期间，我努力改变我的学习思维，在平时的工作中多问自己为什么，尽力去深刻理解我所学的知识；我努力与其他人和睦相处，以便适应新的生活融入公司的这个环境；同时我又学到了不少关于IC的知识。 前言 学习了公司规章制度，RDM的使用以及工作环境的建立和熟悉 学习了计算机体系结构并对其做了report 学习了AHB和AXI总线并对其进行了report 学习了芯片测试的flow,并对T10的芯片进行了测试 学习了certify、syplify、ise软件的基本操作以及ise软件中chipscope的使用 学习了certif软件的hstdm的基本操作 学习了python脚本并实现了dut_flist_nc文件到MT15g.prj文件的转换并完成了ahb总线寄存器读写python脚本的编写 学习了SDVP仿真环境（block和chip级） 学习了vga协议、YUV、RGB数据格式以及DMA并简单完成了它们RTL代码的编写 实习期间工作回顾 在学习计算机体系结构和总线的过程中，没有认真去思考、总结，导致有很多不知道的问题，在做报告的时候没有达到理想的结果 在写python脚本、RTL代码的时候，虽然结果达到了想要的结果，但是代码风格存在很大问题，从而导致写出来的代码可读性比较的差 在进行SDVP环境的学习的时候，是按照jack那文档一步一步操作的，遇到不会的问题是找jack帮解决的，无法独立的去解决环境上遇到的问题 在项目的完成过程中需要我们去阅读大量的英文文档，我在读英文文档的时候会遇到很多不认识的单词，这个时候需要用有道去逐个去查阅，从而严重影响了阅读速度 实习期间出现的问题 在学习计算机体系结构和总线的过程中，没有解决的问题，可以通过其他人做报告的时候提出来，听听别人是怎么理解这个问题的 在平时空闲的时候，会看看别人写的脚本、verilog，通过他们的写法风格来纠正自己的风格，以便来增加代码的易读性 在SDVP环境的操作中，遇到的环境问题会向其他人请教，请教过后，要进行一些分析，必要的话做一些记录并尝试按照别人的思路重新跑一下，以免下次遇到这个问题时不需要请教他人 在阅读英文文档时，将每次遇到不会的单词用有道记录起来，偶尔去温习一下，尽量去避免下次遇到还要用有道去查阅，提高阅读速度 实习期间问题的解决 现阶段主要进行ISP 的T20工程image 的制作和单芯片分区 的学习 首先我需要用python 脚本将dut_flist_nc 文件转换为MT20.prj文件并将与此工程对应的约束文件和综合选项通过脚本添加到MT20.prj文件中 然后需要用synplify对转换好的MT20.prj文件进行综合并生成.edf文件 最后需要将.edf文件和与此工程相关的.ucf文件添加到ise工程中进行布局布线并生成能下载到FPGA里的.bit文件 现在ISP的T20工程image的制作已经完成，正准备单芯片分区的学习 现阶段工作阐述 在用synplify软件对脚本转换好的MT20.prj文件进行编译时，编译过程中有error出现 在用ise软件对synplify软件生成的.edf文件进行编译时，在编译过程中也会有error出现 在通过脚本命令来操作软件生成.bit文件的过程中，由于有些命令的option不支持vertex6型号的FPGA芯片，从而导致在软件运行过程中出现error 由于自己的粗心，在写脚本命令时少一个符号或者少写一个字母，结果导致软件运行的命令不正确，结果软件在编译过程中出现error无法有.bit文件生成。又要花费大量时间去进行重新编译。 现阶段出现的问题 任务完成期间，对于软件出现的编译error，我会静下心去思考、分析这些error（即便我不知道出现的这些错误是什么意思） 对于任务完成过程中出现的问题，我会先从网上去搜集与错误相关的解决方案