Altium第十六.ppt

Copyright ? 2009 Altium Limited PCB设计检查 （4）Power plane connect style violation 解决方法是：将高亮显示的错误部分的plane内的Net由GND修改为no net。 Copyright ? 2009 Altium Limited （5）Minimum solder Mask Sliver Constraint Violation 　解决方法是：进入设计规则界面，如下面的左图所示，找到Manufacturing，并展开，在逐级展开项中，选择MinimumSolderMaskSliver。如下面的右图所示，进入到该选项对话框界面，将Minimum Solder Mask Sliver值修改为3mil。运行DRC检查，DRC报告中的这类错误消失了。 PCB设计检查 Copyright ? 2009 Altium Limited PCB设计检查 （6）Un-connected pin constraint violation 　解决方法是：进入设计规则界面，如下面的左图所示，找到Electronical，并展开，在逐级展开项中，选择UnConnected Pin。如下面的右图所示，进入到该选项对话框界面，选中Net，在下拉框中选择No Net。运行DRC检查，DRC报告中的这类错误消失了。 Copyright ? 2009 Altium Limited PCB设计检查 （7）Net Antennae Violation 　解决方法是：高亮显示这些过孔错误，双击打开其配置界面。如下图所示。Start layer中POWER改为TOP LAYER。运行DRC检查，DRC报告中的这类错误消失了。 至此，完成了PCB的设计和最终的状态检查。 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 测试点系统设计 （2）点击图中的 按钮或者 按钮，出现浮动菜单， 测试点管理器会遵循加工和装配测试点的类型和用法规则，确定是否给设计中的全部网络（Assign All）还是部分网络（Assign Selected）分配测试点 测试点系统设计 （3）点击图中的 按钮，出现如下图所示的浮动菜单，在定义每个网络使用单个测试点规则的地方提供了焊盘或者过孔的搜索顺序，这样让设计者更好地控制哪些目标需要考虑的优先级。 测试点系统设计 （4）状态摘要（Status Summaries）区域提供了板上两种测试模式下的测试点状态的全部概要。在设计者每次执行分配和清除操作后，都会更新这个区域。对于一些更底层的细节，可以察看分配结果区域。 测试点系统设计 检查测试点的有效性 　定义好的加工和装配测试点规则都将作为PCB编辑器中设计规则检查（DRC）的一部分。下面给出修改设计规则检查的步骤，其步骤主要包括： 1、在AD主界面主菜单下，选择Tools-Design Rule Check。 2、打开如下图所示的Design Rule Checker（设计规则检查器）。 测试点系统设计 3、在上图左侧选择Testpoint，可以看到图右侧包含了测试点的设置规则。可以通过修改加工和装配测试点的在线（Online）和/或批量（Batch）方式，对测试点设置规则进行DRC。 测试点系统设计 测试点相关查询字段 　为了支持在设计中分配各种加工和装配测试点，在使用逻辑查询表达式设置目标对象时，下面一些与测试点相关的关键字是有效的。使用Helper，可以在PCB Functions–Fields的分类中找到下面每一项： 测试点系统设计 （1）IsAssyTestpoint：是一个装配测试点。 （2）IsFabTestpoint：是一个加工测试点。 （3）IsTestpoint：是顶层或底层的测试点。 （4）Testpoint：顶层或底层测试点。 （5）TestpointAssy ：装配测试点。 测试点系统设计 创建表达式查询设计中所需的目标测试点并返回目标对象。一些 查询加工和装配测试点目标对象的逻辑查询表达式的例子有： （1）(ObjectKind = Pad) And (TestpointAssy = True) 　　目标对象为所