MOS逻辑集成电路图设计.ppt

6：CMOS输入，输出保护 在CMOS电路中，通常采用电阻-二极管网络保护。 结构： 等效电路： 五．版图设计尺寸规则： MOS集成电路版图设计的关键是沟道长度L，由于工艺技术的迅速发展，光刻水平不断提高，其结果是：沟道长度及与之对应的一系列尺寸均缩小，而各种套刻尺寸也随之缩小，这样就出现了以套刻精度λ为中心的版图尺寸设计规则，即将套刻精度λ作为基准，其它的版图尺寸与之建立起一套关系. 计算机辅助设计时，只要给定一个λ给计算机，就可以按照这个尺寸规则给出相应的版图，这种设计规则称为等比例设计规则。其优点是：对于不同的光刻水平，不必改动版图，而只需另取套刻精度λ就行。 举例：等比例设计规则一 1：扩散区宽度 λ 2：两扩散区之间最小间距 3λ 3：多晶硅条最小宽 2λ 4：两多晶硅条最小间距 2λ 5：多晶硅区与扩散区电波间距 λ 6：多晶硅栅延伸出场区最小距离 2λ 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 第九章 MOS逻辑集成电路版图设计 内容提要 MOS逻辑IC的一般工艺设计 栅保护 版图设计的一般规则 华文中宋：标题４０，文２８，或３２ 重点：标记为黄色 MOS集成电路的设计包括三个内容： 1：电路设计： 根据电路的指标和工作条件，决定电路各元件的参数，如VT，W/L，以及电路类型，如NMOS，PMOS，CMOS等。 2：工艺设计： 根据电路电学特性要求及给定的工艺指标，如杂质浓度，分布，结深，阈电压等，设计出工艺流程，工艺条件，工艺要求等。 3：版图设计： 根据电路设计及工艺设计，将电路中的各元件合理布局，画出相互套合的版图。 电路设计部分在CMOS门电路设计中已有接触，工艺设计则必须具有熟练的实践经验作基础，在此，仅对典型工艺作简单介绍。本章重点介绍版图设计中的一些特殊问题，而一般设计原则与双极集成电路相类似。 §9-1 MOS集成电路工艺设计 一．材料参数的选取 1：硅衬底材料： a：型号： PMOS N 型 NMOS P 型 CMOS N阱、P阱两种选择 SiO2中具有正表面态，杂质在Si-SiO2中分凝系数差异造成所谓“N型化效应”，两者均使VTN值下降， 增加，而CMOS要求 ，当采用P衬底时，n-阱掺杂浓度要求较低，工艺重复性差，故一般采用N衬底。 b：晶向选择： 单晶硅具有各向异性特性，氧化层中表面态电荷密度也是各向异性。在相同工艺条件下，其大小排列顺序为 （111）（110） （100） 因此， 按此顺序减小，VTN依序增大，这正是目前水平下CMOS电路所希望，故一般选择（100）。 c：电阻率选择： 主要依据阈电压要求选取： 当tOX一定时，VT主要取决于衬底浓度； 2：栅介质材料： 常规工艺采用SiO2 单原层栅介质，缺点是： ①介电常数较低，限制了栅电容； ②大量正表面电荷，限制了阈值电平； ③可动离子，工作不稳定。 可采用SiO2 –Al2O3，及SiO2- Si3N4 双层结构，Al2O3具有负的表面态电荷，使VTN不易变负， 减小，更适于CMOS。 SiO2 Al2O3 Si3N4 相对介电常数 3~3.8 7.3~10.7 6.2~9.8 电阻率 （Ωm ） 1014~1017 1017 临界电场强度 (V/cm) 6~8×106 106~108 107 表面态电荷密度 (1/cm2 ) 1012~1014 -1011~1012 1012 离子迁移 +80Na+ 明显迁移 +250无 明显迁移 +400无 明显迁移 3：栅电极