1ARM32-bitCortex-M3的使用限制.doc

STM32F105xx和 STM32F107xx 勘误手册 STM32F105xx和STM32F107xx版本Z 互联型产品的使用限制 芯片的识别 该勘误表适用于意法半导体的STM32F105xx和STM32F107xx互联型版本Z的芯片。该芯片系列集成了ARM? 32位Cortex?-M3内核，本文中也包含内核的勘误信息(详见第1章)。 表2列出了所有的产品型号。表1列出了本文涉及产品的识别： 通过芯片封装上产品标识下的版本号 通过包装盒标签上的产品标识的最后3个数字 芯片的识别(1) 销售型号 标注在芯片上的版本代码(2) STM32F105xx “Z” STM32F107xx “Z” DBGMCU_IDCODE寄存器中REV_ID位指明芯片的版本号(关于版本号的详情，参见STM32F10xxx参考手册) 关于在不同芯片封装上识别版本号，请参考附录A：产品上版本号标示。 芯片概览 涉及到的芯片 芯片型号 STM32F105x STM32F105R8, STM32F105V8 STM32F105RB, STM32F105VB STM32F105RC, STM32F105VC STM32F107xx STM32F107RB, STM32F107VB STM32F107RC, STM32F107VC 译著：本文英文原文下载地址：/stonline/products/literature/es/15866.pdf ARM? 32-bit Cortex?-M3 的使用限制 STM32F10xxx内核的勘误可以从如下网址获得： /help/index.jsp?topic=/com.arm.doc.eat0420a/ 还有一个勘误PDF文档的直接链接地址： /help/topic/com.arm.doc.eat0420a/Cortex-M3-Errata-r1p1-v0.2.pdf 描述的所有限制对应用的影响都很小，并且是针对Cortex-M3内核中的r1p1-01rel0版本。下表列出了这些局限性和它们对STM32F105xx/STM32F107xx互联型产品所产生的影响。 Cortex-M3核心局限性和对微控制器的影响 ARM 勘误ID ARM 勘误分类 ARM勘误说明 对STM32F10xxx中容量产品的影响 752419 2类 装载堆栈指针(SP)被中断时，会导致错误的操作 小 740455 2类 SVC和总线错误/存储器管理(BusFault/MemManage)可能会导致错误的执行秩序 小 602117 2 类 如果LDRD的基址在队列中，当被中断或失效时会导致不正确的基址寄存器 小 563915 2 类 事件寄存器没有被中断和调试设置 小 531064 实现 SWJ_DP缺少POR复位同步 没有 511864 3 类 从异常返回时，Cortex-M3可能使用不正确的优先级取指令 没有 532314 3 类 DWT CPI计数器在睡眠时递增 没有 538714 3 类 Cortex-M3 TPIU时钟区域交叉 没有 548721 3 类 内部写缓冲区可能在睡眠时仍活跃 没有 463763 3 类 BKPT在调试监控模式下能产生DFSR不匹配 小 463764 3 类 核心可能停止在SLEEPONEXIT单指令ISR 小 463769 3 类 在写操作时不对齐的MPU失效可能导致写入错误的数据到一个成功的第一次操作 没有 Cortex-M3的局限性在STM32F105xx/STM32F107xx互联型产品的影响 只有下面涉及的局限性才对STM32F105xx/STM32F107xx互联型产品的实现产生较小的影响。 在ARM的勘误文档中所有其它的局限性(在表3列出)，对STM32F105xx/STM32F107xx互联型产品(Cortex-M3 r1p1-01rel0)没有影响，也与STM32F105xx/STM32F107xx互联型产品的实现无关。 Cortex-M3在中断或访问失效时，LDRD列表中的基址操作可能导致不正确的基址寄存器内容 问题描述 从系统总线执行LDRD指令时，当在一个列表中的基址寄存器出现下述形式的指令时，Cortex-M3核心有一个缺陷：LDRD Ra, Rb, [Ra, #imm]。在加载了第一个目标寄存器后，可能因为加载第二个寄存器时产生了中断，或加载第二个寄存器发生了总线失败，导致指令不能正常执行。 暂时解决办法 当STM32F10xxx以标准的形式——从内置闪存存储器运行代码时，这个局限性不影响STM32F10xxx的运行。 使用最新的编译器版本，从本文档发布之日起，编译器将不再产生这样的指令。同时，可以向你的编译器供应商索取”