《存储器设计.docVIP

课 程 设 计 报 告 课程设计名称：计算机组成原理课程设计 课程设计题目：存储器设计 院（系）： 专 业： 班 级： 学 号： 姓 名： 指导教师： 完成日期： 目 录 第1章 总体设计方案 1 1.1 设计原理 1 1.2 设计思路 1 1.3设计环境 2 第2章 详细设计方案 5 2.1 顶层方案图的设计与实现 5 2.1.1创建顶层图形设计文件 5 2.1.2器件的选择与引脚锁定 5 2.1.3编译、综合、适配 6 2.2 功能模块的设计与实现 6 2.2.1 RAM256*1存储器模块的设计与实现 7 2.2.2 RAM1K*1存储器模块的设计与实现 8 2.2.3 RAM1K*4存储器模块的设计与实现 10 2.2.4 RAM4K*4存储器模块的设计与实现 11 2.3 仿真调试 13 第3章 编程下载与硬件测试 15 3.1 编程下载 15 3.2 硬件测试及结果分析 15 参考文献 18 附录（电路原理图） 19 第1章 总体设计方案 1.1 设计原理 当一片RAM(或ROM)不能满足存储容量位数(或字数)要求时，需要多片存储芯片进行扩展，形成一个容量更大、字数位数更多的存储器。扩展方法根据需要有位扩展、字扩展和字位同时扩展3种。 （1）位扩展 若一个存储器的字数用一片集成芯片已经够用，而位数不够用，则用“位扩展”方式将多片该型号集成芯片连接成满足要求的存储器。扩展的方法是将多片同型号的存储器芯片的地址线、读/写控制线()和时钟信号相应连在一起，而将其数据线分别引出接到存储器的数据总线上。 （2）字扩展 若每一片存储器的数据位数够而字线数不够时，则需要采用“字线扩展”的方式将多片该种集成芯片连接成满足要求的存储器。扩展的方法是将各个芯片的数据线、地址线和读写()控制线分别接在一起，用译码器和时钟信号选择集成芯片。 （3）字、位同时扩展 在很多情况下，要组成的存储器比现有的存储芯片的字数、位数都多，需要字位同时进行扩展。扩展时可以先计算出所需芯片的总数及片内地址线、数据线的条数，再用前面介绍的方法进行扩展，先进行位扩展，再进行字扩展。 1.2 设计思路 用1K×4位的RAM集成芯片若干片，构成一个8k×8位的RAM 需要RAM的片数=(8k×8位)/(1k×4位)=16(片) 因为1K×4位的RAM容量1024×8位，表明片内字数1024=210，所以地址线有10条，即(A0～A19)，每字4位，数据线有4条(D0～D3)。 而存储容量为8K×8位的RAM，即字数8K=213，所以地址线有13条，即(A0～A12)，每字8位，数据线有8条(D0～D7)。存储器的底层、顶层的设计都采用原理图设计输入方式，经编译、调试后形成*.bit文件并下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。存储器的设计框图如图1.1所示。 图1.1 存储器的设计框图 1.3设计环境 （1）硬件环境 ?伟福COP2000型计算机组成原理实验仪 COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大部分组成实验平台上有寄存器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。 COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统在实验时即使不借助PC 机，也可实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。 （2）EDA环境 ?Xilinx foundation f3.1设计软件 Xilinx foundation f3.1是Xilinx公司的可编程期间开发工具，该平台（如图1.2所示）功能强大，主要用于百万逻辑门设计。该系统由设计入口工具、设计实现工具、设计验证工具三大部分组成。 设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言（HDL）编辑器、LogiBLOX模块生成器、Xilinx内核生成器等软件。其功能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转化为配置比特流，并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等，