TMSCDSP芯片概述New.pptVIP

* 2003年左右推出的32bit定点DSP 主要面向数字多媒体 保留了C64x原有的内核结构 内部RAM容量256KB 工作频率可达720MHz 核电压1.4V/1.2V 外设资源丰富： EMIF、EDMA、VP、PCI、HPI、I2C、McASP、McBSP、EMAC 、Timer 、GPIO 、PLL TMS320DM642简介 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 DM642具有一个两层的缓存结构和一个强大且多样的外设设备； 第一层的程序缓存（L1P）是一个128比特的直接映射缓存，第一层的数据缓存（L1D）是一个128比特的2路组相连高速缓存； 第二层的存储器/缓存(L2)是由被程序和数据空间共享的2兆比特的存储空间组成；第二层的存储器可以由映射存储器、缓存或由二者混合组成。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 DM642外围设备包括： 3个可配置的视频端口； 1个10/100 Mb/s的以太网媒体访问控制（EMAC）； 1个管理数据输入/输出(MDIO)模块； 1个VCXO内插控制端口(VIC)； 1个多通道缓冲音频串口(McASP0)； 1个集成电路接口模块； 2个多通道缓冲穿行端口(McBSPs)； 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 3个32比特的通用定时器； 1个用户可以配置的16比特或32比特的主机口界面(HPI16/HPI32)； 1个外设连接接口(PCI)； 1个16脚的具有程序可控的中断/时间生成模式的通用输入/输出口(GP0)； 1个内能够和同步、异步存储器以及外设相联的无缝连接的外部存储接口（EMIFA）。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 DM642具有3个可配置的视频端口外设(VP0, VP1, VP2)： 通用的视频解码与编码设备提供了一个无缝连接的接口； DM642视频端口外设支持多分辨率和视频标准（例如：CCIR601, ITU?BT.656, BT.1120, SMPTE 125M, 260M, 274M, and 296M）； 3个视频端口(VP0, VP1, VP2)外设是可以配置的，并且支持视频捕捉和视频演示模式； 每个视频端口由两个通道组成(A和B),每个通道具有一个5120字节捕捉/显示的缓冲区。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 DM642的多通道缓冲音频串口（McASP0）： 提供了一个发射和一个接受时钟区，有8个串行数据引脚，能够分别设置到这两个区域； DM642拥有足够的带宽支持8个串行数据脚传送192 kHz的立体声信号； 此外，McASP0可以同时地被编程为输出多种（S/PDIF, IEC60958, AES-3,CP-430）编码数据通道； McASP0也具有差错检查和恢复特征，比如可检测不利高频主时钟的时钟探测电路，它可以检验主时钟是否在一个可编程频率范围内。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 VCXO内插控制(VIC)端口提供了分辨率为9比特到16比特数模转换。VIC的输出是一个比特内插D/A输出。 以太网媒体接入控制器(EMAC)在DM642 DSP内核处理器和网络之间提供了一个有效的接口； DM642 EMAC具有硬件信息流控制和服务质量(QOS)支持，无论是半双工还是双工模式，它都支持10Base-T 和100Base-TX,或 10 Mbps和100 Mbps。DM642 EMAC 使用定制的接口与DSP核相连，可以让数据有效地传送和接收。 2.2 TMS320DM642 DSP芯片概况 2.2.1 DM642概述 MDIO模块不断地获取全部32个MDIO地址，列举出系统中所有PHY器件。一旦有候选的PHY被DSP选中，MDIO模块马上通过读取PHY状态寄存器监控它的连接。连接的改变能保存MDIO，并可随时中断DSP，使得DSP无需不断执行MDIO存取操作即可获取连接的状态。 TMS320DM642上的I2C端口能够使DSP较容易地控制外设，并与主机处理器通信。此外，标准多通道缓冲穿行端口(McBSP)可用于与具有串行外围接口(SPI)模式的外设通信 DM642具有完整的发展工具，包括：1个新的C编译器，1个简化程序和调度的组装优化器，1个具有执行代码可见性的Windows调试器接口。 2.2 TMS320DM642 DSP芯片概况 2.2.2 DMS642的器件特性 高性能数字媒体处理器 2，1.67，1.39 ns 指令周期 500，600，720