第一章 MCS-51单片机的基本结构及工作原理.ppt

* 栈：客栈 * * 如12M晶振，经过12分频后作为计数脉冲，则周期为1us，要定时1s，则计数100万个脉冲即可 两个计数器均为加法计数器 * Cs信号？ * 地址全译码方式 * 外部时钟信号直接送到内部时钟发生器 * 字节数与机器周期数不是一一对应的关系，而执行时间与机器周期有关，与字节数没有直接关系 如有单字节双周期指令，也有双字节单周期指令 * 注：ALE信号为时钟信号的6分频（在不访问外部存储器期间） * 该指令是单字节双周期指令（注意常数是从S6P2和下个周期的S1P1期间送出的），OP=93H /psen变低电平时，外部程序ROM被选中, * 单字节双周期指令 注：在读片外RAM时，/PSEN被封锁为高电平，/RD有效，用作片外RAM的选通信号 设外部RAM2000H单元中有一个数x,且DPTR中已存有该数地址2000H.则CPU 执行外部RAM中的指令（设存放在片外ROM中）: * 备课用、上课时不用 * 只讲P0口，其余简介 * 该题为实验例题 * 8051也是如此（3.2ma；80ua）；PIC可达20ma的灌电流和拉电流 高亮发光管3mA时亮度就足够 * （2）输入操作 MOV P0,#0FFH MOV A，P0 ； A←P0 返回结构图 在端口电路中,可以发现一个问题： 端口在输入（读引脚）时,原来锁存器的状态可能要影响引脚电平的输入。如:原来锁存器的状态为“0”态, 电路将不能正确读入.要解决的方法就是让下端的FET截止，即事先向端口写一个“1”。 注意：端口输入前要先写“1” 2,P0口的总线方式（系统使用外存储器时） 控制电路的“控制”=1,此时与门打开,MUX接向“地址/数据”信号.在这种情况下,输出极的两个FET都处于正常的工作状态 。 地址、数据信息通过“地址/数据”线经反相器送至FET的输入，并输出。 由于上部FET管不再被“控制”信号关闭，所以此时口线可以输出高电平，即不用外加上拉电阻。 返回结构图 只要CPU执行MOVX、MOVC指令，P0、P1口就自动变为数据/地址总线。 在进行硬件系统的设计中，如果使用了外部存储器时，P0口成为整个系统的地址/数据复用总线。换句话说，P0口不能再作为通用的I/O端口。 1， 做通用数据I/O端口并与MOS器件连接时，必须 外接“上拉电阻”，否则不能正确的输出高电平； 2， 在输入操作前, 必须先向端口写1——”准双向口”； 3，在总线方式时，P0口不能再做通用的I/O端口。它分时输出地址、数据总线的信息（此时引脚不用外接上拉电阻）。 返回 返回结构图 P0口特点小结: 特点：单纯的通用I/O端口,负载能力为3个TTL输入。与P0口的区别在于内部具有上拉电阻，所以输出时不用外接上 拉电阻。 1.6.2 P1口的位结构图 D Q 锁存器 CL /Q P1.x 引脚 Vcc 读锁存器 读引脚 内部总线 写锁存器 内部上拉电阻 返回 返回前一次 【举例】要求编程读取开关状态，将此状态在发光二极管显示出来。（P1.2、P1.3分别显示P1.0、P1.1状态） ORG 2000H LOOP：MOV A, MOV P1,A MOV C，P1.0 MOV P1.2，C MOV C，P1.1 MOV P1.3，C LJMP LOOP P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 1.6.3 P2口 特点：“通用数据I/O端口”和“高八位地址总线”端口 D Q 锁存器 CL /Q P2.x 引脚 Vcc 地址/数据 1/0 控制 读锁存器 读引脚 内部总线 写锁存器 MUX (地址/数据=0) 内部上拉电阻 返回上一次 注意：使用外数据存储器时，P2口分两种情况： 1，使用256B的外部RAM时，此时用8位的寄存器R0或R1作间址寄存器，这时P2口无用，所以在这种情况下，P2口仍然可以做通用I/O端口。 如：movx a,@r0 或 movx a,@r1 2，如果访问外部ROM或使用大于256BRAM时，P2口必须作为外存储器的高八位地址总线。