第二讲_VHDL代码结构.ppt

* 第二章 VHDL代码结构 VHDL代码基本单元 库声明 库的种类 库的声明 实体 构造体 例题 * VHDL代码基本单元 一段独立的VHDL代码至少包括三个部分： ? 库（Library）声明：如ieee, std, work等 ? 实体（Entity）：I/O Pin ? 构造体（Architecture）或结构体：具体描述电路所要实现的功能 * 一、 库 将常用代码存放到库中有利于设计的复用和代码共享，也可使代码结构更清晰； 库的典型结构： 库 包集 函数 过程 元件 常量 类型 库是一些常用代码的集合。 一个库的基本组成部分 * 1.1、库的种类 VHDL有3个常用的库： 1）IEEE 库 定义了四个常用的程序包： ? std_logic_1164 (std_logic （8值逻辑） std_ulogic（9值逻辑）） ? std_logic_arith (signed、unsigned数据类 型的算术、比较运算函数) ? std_logic_signed (std_logic_vector类型 数据的一些signed运算操作函数) ? std_logic_unsigned (std_logic_vector类型数据的一些unsigned运算操作函数) * 2）STD 库（默认库） VHDL的标准资源库，包括数据类型和输入/输出文本等内容。库中包集有：standard和textio。 3）WORK库（默认库） 当前工作库，当前设计的所有代码都存放在work库中，无需声明。 * 1.2、库的声明 在使用库之前，首先需要对库进行声明。 用关健字library说明要使用的库，用关健字 use 说明要使用的库中的程序包。 库的声明总是放在实体单元前面，默认库可不作说明。 库的作用范围：仅限于所说明的设计实体。 每一个设计实体都必须有自已完整的库说明语句。 LIBRARY library_name； USE library_name.package_name.package_parts; * 库中常用的3个包集： ieee.std_logic_1164(ieee库) standard(std库) work 例： library ieee； use ieee.std_logic_1164.all； use ieee.std_logic_unsigned.conv_integer; * 二、实体（ENTITY） 实体：定义电路的输入输出端口或引脚。 端口声明：确定输入、输出端口的数目和类型。 语法结构： ENTITY entity_name IS Port （ port_name1{，port_name2}: signal_mode signal_type; port_name3: signal_mode signal_type; …） END entity_name; * 端口的信号模式（signal_mode）： in: 输入型，单向引脚，只读。 out: 输出型，单向引脚，不能供电路内部使用。 inout:输入输出型，双向引脚，可读也可写。 buffer: 缓冲型，与 out 相似，但可供电路内部使用。 电路 IN OUT INOUT BUFFER * 1 工作 B=A 传输结果 EN G1 G2 0 A=B 工作原理 高阻态 工作 高阻态 out和 buffer 的典型结构： 用法如P112页out1/out2的使用 inout的典型结构： 多用于数据总线的设计，节省引脚数目！ EN 1 EN G1 EN 1 EN G2 B A * 信号的类型：BIT、STD_LOGIC、INTEGER等； 实体ENTITY的命名：不要与VHDL关键字冲突。 例子： 基本的与非门---纯组合逻辑 a b c ENTITY nand_gate IS PORT ( a, b: IN BIT;