第六章 同步时序逻辑电路的设计.ppt

* 同步时序逻辑电路设计过程框图如图6.4.1所示。 6.4.1 同步时序逻辑电路的设计方法 组合逻辑电路设计过程框图 * 【例1】 用JK触发器设计一个六进制同步计数器。 (1)原始状态转换图 （逻辑抽象） S0 S1 S2 S5 S4 S3 0 0 0 0 0 1 (2)状态分配 取二进制自然码顺序 得到状态转换图。 000 001 010 101 100 011 0 0 0 0 0 1 根据设计要求，设定状态，画出 状态转换图。 该状态图不需化简。 * 000 001 010 101 100 011 0 0 0 0 0 1 (3)求方程 Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X 填次态卡诺图 Q2*Q1*Q0*/C的卡诺图 * Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X Q2 Q1Q0 00 01 11 10 0 1 X 1 1 0 0 0 0 X Q2*的卡诺图 Q2*Q1*Q0*/C的卡诺图 * Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X Q2 Q1Q0 00 01 11 10 0 1 X 0 0 0 1 0 1 X Q1*的卡诺图 Q2*Q1*Q0*/C的卡诺图 * Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X Q2 Q1Q0 00 01 11 10 0 1 X 0 1 0 1 1 0 X Q0*的卡诺图 Q2*Q1*Q0*/C的卡诺图 * Q2 Q1Q0 00 01 11 10 0 1 XXX/X 100/0 101/0 000/1 011/0 001/0 010/0 XXX/X Q2 Q1Q0 00 01 11 10 0 1 X 0 0 1 0 0 0 X C的卡诺图 Q2*Q1*Q0*/C的卡诺图 * 选用J、K触发器 * (4)画逻辑图 1 J C 1 1 K C 1 1 K FF 1 FF 0 Q 0 Q 1 CLK C 1 1 K FF 2 C Q 2 1 J 1 J * (5)检查自启动 将无效状态110和111分别代入状态方程和输 出方程，得 110→ 111→ 000 0 0 因为000是有效状态，所以电路能自启动。 000 001 010 101 100 011 0 0 0 0 0 1 110 111 0 0 * 该电路的输入变量为X， 代表输入串行序列，输出变量为Z，表示检测结果。 【例2】 试用JK触发器完成“111”序列检测器设计。 若输入三个连续的1输出为1，否则输出为0。(P319) 建立原始状态图和原始状态表 S0： 初始状态， 表示电路还没有收到1或连续的1。 S1： 表示电路收到了一个1的状态。  S2： 表示电路收到了连续两个1的状态。  S3： 表示电路收到了连续三个或三个以上1的状态。 * 输入X 101100111011110 输出Z 000000001000110 设电路开始处于初始状态为S0。 第一次输入1时，由状态S0转入状态S1，并输出0； 若继续输入1，由状态S1转入状态S2，并输出0； 如果仍接着输入1，由状态S2转入状态S3，并输出1； 此后若继续输入1，电路仍停留在状态S3，并输出1。 电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。 S0 S1 S2 S3 1/0 X/Z 1/0 1/1 1/1 0/0 0/0 0/0 0/0 画原始状态图 * S0 S1 S2 S3 1/0 X/Z 1/0 1/1 1/1 0/0 0/0 0/0 0/0 若两个电路状态在相同的输入 下有相同的输出，并且转换到 同样的一个状态去， 则称这两个状态为等价状态。 S 2， S 3为等价态 S0 S1 S2 1/0 X/Z 1/0 1/1 0/0 0/0 0/0 状态化简 * S 0 0/0 S 1 0/0 X / Z S 2 1/0 1/1 0/0 1/0 S0 S1 S2 1/0 X/Z 1/0 1/1 0/0 0/0 0/0