《精》微机原理与接口技术第7章_1 IO接口和总线.pptVIP

两点说明： 二、简单的输入输出接口芯片 双向三态驱动器74LS245 三态锁存器74LS373（具有三态和锁存功能的驱动器） (2) 条件传送 (查询传送方式) IN AL， STATUS_PORT OUT DATA_PORT， AL 查询输出接口电路（组成） 工作原理 锁 存 器 输 出 装 置 Q D R 三态 缓冲 器 地址 译码 器 AB 数据端口 状态端口 D7 数据 启动 DB ACK Busy VCC M/IO RD WR M/IO 1、上一数据处理结束，ACK的负跳变(恢复)使D触发器复“0” 输出装置，启动信号＝0(恢复)?缓冲器输出 Busy=0； 2、查询状态信号，执行 指令 IN AL，状态口; Busy(bit7) ?AL 3、若Busy =0，执行指令 OUT 数据口，AL; 输出数据AL ? DB ? 锁存器? 输出装置； D触发器置1，启动输出装置Busy=1，禁止输出 设状态口地址： STATUS_PORT 设数据口地址： DATA_PORT 查询式输出数据的程序段为： MOV CX,COUNT_2 READ_S2: IN AL, STATUS_PORT TEST AL,80H JNZ READ_S2 MOV AL,xxH OUT DATA_PORT,AL LOOP READ_S2 : 查询输出的编程 查询方式的缺点除了占用CPU较多的工作时间外，还难以满足实时控制系统对I/O工作的要求。 查询方式中，CPU处于主动地位，而外设接口处于消极被查询的被动地位。 实时系统中，多个外设要求CPU为它服务是随机的，且希望CPU以最快的速度响应其请求。 因此要求系统中的外设，具有主动申请CPU为其服务的权利。 * 提出中断控制方式 2. 中断控制方式 中断控制实现方法： 1. 当外设准备好，向CPU发出中断请求； 2. CPU执行完每一条指令后，都会去查询外部是否有中断请求，在满足响应中断的条件下，发出中断响应信号； 3. CPU暂停当前的程序，转去执行中断服务程序，完成与外设的数据传送； 4. CPU从中断服务程序返回，继续执行被中断的程序。 * 8086/8088CPU的中断结构灵活，功能很强。 (有关中断的详细讨论参见第8章) 中断服务程序 发申请 中断服务程序 发申请 中断方式下 CPU执行程序流程 外 设 * 第7章 输入和输出技术 7.1 I/O接口 7.2 总线 第7章 I/O接口和总线 一、接口和接口技术 接口 指CPU、存储器、外设之间通过总线进行连接的电路部分， 是CPU与外界进行信息交换的中转站。 接口技术 是研究CPU如何与外部世界进行最佳耦合与匹配， 实现双方高效、可靠地交换信息的一门技术， 是软件、硬件结合的体现，是微机应用的关键。 7.1 I/O接口 为什么要用接口电路？ 外设是用来实现人机交互的一些机电设备。 外设处理信息的类型、速度、信号电平、通信方式与CPU不匹配, 不能直接挂在总线上，必须通过接口和系统相连。 1、CPU使用的信号是TTL电平，而外设大多是复杂的机电设备，往往不能用TTL电平驱动，一般都有自己的电源系统和信号电平。 2、I/O接口电路必须具有的基本功能是：输入有缓冲功能（避免多个外设引起总线竞争）；输出有锁存功能（解决快速CUP和慢速外设之间的不协调问题）。 如下图所示 在总线结构的微机系统中， 任一时刻只能有一个设备利用总线进行数据传送， 输入设备的数据线应通过三态门与系统相连。 当设备1与CPU进行数据传送时，设备2的数据信号应处于三态 当设备2与CPU进行数据传送时，设备1的数据信号应处于三态 总线 CPU 输入设备1 EN1 EN2 输入设备2 多个输入设备连在总线上时， 只有进行数据传送设备的数据线处于工作状态， 而未进行数据传送设备的数据线应处于高阻态。 总线 CPU 输入设备1 EN1 EN2 输入设备2 输入设备3 EN3 . . . 在总线结构的微机系统中， CPU送出的数据以广播的形式在数据线上传出。 CPU 总线 输出设备1 输出设备2 输出设备3 输出设备4 1. 数据传送给哪个输出设备？ 2. CPU要利用总线不停的传送数据, 总线上的数据变化快， 如何使慢速设备有足够的时间处理数据？ 输出设备利用锁存器接受CPU输出的数据。 1. 使某输出设备锁存器的控制端处于触发状态，数据通过该锁存器。 2. 当触发信号消失，数据锁存在锁存器中，外