学士学位论文—-基于vhdl的语言数字钟的设计.docVIP

  • 2
  • 0
  • 约 20页
  • 2017-01-16 发布于辽宁
  • 举报

学士学位论文—-基于vhdl的语言数字钟的设计.doc

学士学位论文—-基于vhdl的语言数字钟的设计

HEFEI UNIVERSITY 课程设计报告 题  目 基于VHDL语言数字钟的设计 系  别 年级专业 姓  名 指导老师 完成时间 摘 要 本设计主要研究基于VHDL的语音数字钟的设计,该数字钟具有年、月、日、时、分、秒计数显示功能,以24小时循环计数;具有校对功能、整点报时以及清零、使能功能。 本设计主要是在介绍了EDA及VHDL一些相关基本知识的基础上,最后通过仿真出时序图实现预定功能。VHDL EDA 数字钟图 The Design?of?a Voice Digital Clock?Based?on?VHDL Abstract The design for a multi-functional digital clock, with a year, month, day, hours, minutes and seconds count display to a 24-hour cycle count; have proof functions and the whole point timekeeping function. The design is mainly the introduction of the EDA a

文档评论(0)

1亿VIP精品文档

相关文档