計数器毕业设计10822P39郑路毕业设计.docVIP

系部 电子信息学院 专业 无线电 姓名 郑路 学号 10822P39 题目 计时电路设计 设计(论文)地点 南京信息职业技术学院 指导教师 黄 凌 论文完成日期： 2011年 4月 18日 毕业设计(论文)中文摘要 题目：计时电路设计 摘要：电子设计自动化（EDA）的关键技术之一是要求用形式化方法来描述数字系统的硬件电路，即用所谓硬件描述语言来描述硬件电路，所以硬件描述语言及相关的仿真、综合等技术的研究是当今电子设计自动化的一个重要课题。本课题以1/100定时器为设计项目，对VHDL语言和使用VHDL语言设计系统硬件有一定的了解。本设计主要为六个部分，第一部分为数字系统硬件设计概述。第二部分为EDA技术概述。第三部分为硬件描述语言VHDL简介。第四部分为MAXPLUSⅡ使用指南。第五部分为基于VHDL语言的1/100S计时器电路设计与仿真。最后一个部分为设计心得。 关键字：数字硬件系统 EDA VHDL M