频率计数器--精.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《EDA数字频率计》 课程设计报告 专 业: 电子信息工程 班 级: 姓 名: 学 号: 指导老师: 年 月 日 EDA课程设计任务书 一.课程设计题目:数字频率计。 二、设计任务及要求: 1)设计一个能测量方波信号的频率的频率计。 2)测量的频率范围是 0~999999HZ。 3)结果用十进制数显示 4)按要求写好设计报告(设计报告内容包括:引言,方案设计与论证,总体设计,模块设计,调试与数据分析,总结)。 三、教学提示: 1) 脉冲信号的频率就是在单位时间内所产生的脉冲个数,其表达式以,在1秒时间内计数器所记录的结果,就是被测信号的频率。 2) 被测频率信号取自实验箱晶体振荡器输出信号,加到主控门的输入端。 3) 再取晶体振荡器的另一标准频率信号,经分频后产生各种时基脉冲:1ms,10ms,0.1s,1s等,时基信号的选择可以控制,即量程可以改变。 4)时基信号经控制电路产生闸门信号至主控门,只有在闸门信号采样期间内(时基信号的一个周期),输入信号才通过主控门。 5)f=N/T,改变时基信号的周期T,即可得到不同的测频范围。 6)当主控门关闭时,计数器停止计数,显示器显示记录结果,此时控制电路输出一个置零信号,将计数器和所有触发器复位,为新的一次采样做好准备。 7)改变量程时,小数点能自动移位。 目 录 一:课程设计的目的 ……………………(4) 二:硬件选择及连接 ……………………(5) 三:电路图 ……………………………(6) 3.1:顶层电路图 …………………………(6) 3.2:测频模块 ……………………………(7) 3.3:计数模块 ……………………………(8) 3.4:分频模块 …………………………(9) 3.5:锁存模块 …………………………(10) 3.6:动态显示模块 ……………………(10) 四:参考文献 ……………………………(11) 1、设计目的 《EDA课程设计》(注:EDA即电子设计自动化,Electronics Design Automation)是继《模拟电子技术基础》、《数字电子技术基础》、《电子技术基础实验》课程后,电气类、自控类和电子类等专业学生在电子技术实验技能方面综合性质的实验训练课程,是电子技术基础的一个部分,其目的和任务是通过一周的时间,让学生掌握EDA的基本方法,熟悉一种EDA软件(MAXPLUS2),并能利用EDA软件设计一个电子技术综合问题,并在实验板上成功下载,为以后进行工程实际问题的研究打下设计基础。 1.1课程设计的目的与任务 ⑴ 熟练掌握EDA工具软件QuartusII的使用; ⑵熟练用VHDL硬件描述语言描述数字电路; ⑶学会使用VHDL进行大规模集成电路设计; ⑷学会用CPLD\FPGA使用系统硬件验证电路设计的正确性; ⑸初步掌握EDA技术并具备一定的可编程逻辑芯片的开发能力; 1.2实验仪器设备 ⑴ PC机; ⑵QuartusII软件; ⑶型CPLD\FPGA实验开发系统; 2、硬件选择及连接: 3.1目标芯片:ACEX1K系列EP1K30TC144-3 3.2:引脚锁定情况: 3.3:选择模式:NO.2 3、设计电路图: 3.1、 顶层电路图: 3.2、测频模块: %测频控制信号发生器 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cp is port(clkk: in std_logic; en,rst,load: out std_logic); end; architecture cp_1 of cp is signal div2

文档评论(0)

tianjiao123 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档