長安大学数字电路课程设计八位二进制数加法器.docxVIP

《数字逻辑》课程设计报告 题 目 八位二进制加法器 学院（部） 信息工程学院 专 业 计算机科学与技术 班 级 学生姓名 学 号 6 月 23 日至 6 月 27 日 共 一 周 指导教师（签字） 目录要求------------------------------------------------------------------ 3摘 要----------------------------------------------- 3关键字----------------------------------------------- 4技术要求--------------------------------------------- 4一、系统综述------------------------------------------------------ 4 1、总体设计思想--------------------------------------- 4 2、总体设计方案及选择-------------------------------- 5 3、系统框图------------------------------------------ 6 4、工作原理------------------------------------------ 6二、单元电路设计------------------------------------------------ 7 1、三位十进制数的加法运算------------------------------------------ 7 2、八位二进制加法运算------------------------------------------------ 9三、系统综述------------------------------------------------------ 13 1、三位十进制数加法总设计图--------------------------- 13 2、八位二进制加法运算设计图-------------------------- 13结束语--------------------------------------------------------------- 16参考文献------------------------------------------------------------ 16鸣谢------------------------------------------------------------------ 17元件一览表--------------------------------------------------------- 17收获与体会--------------------------------------------------------- 19八位二进制加法器摘要 加法器常用作计算机算术逻辑部件，执行逻辑操作、移位与/view/178461.htm \t _blank指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元（ALU）之中。?加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。由于负数可用二的补数来表示，所以加减器也就不那么必要。在不同的场合使用的加法器对其要求也不同，有的要求速度更快，有的要求面积更小。常见的加法器有串行进位加法器、74LS283超前进位加法器等，因此可以通过选取合适的器件设计一个加法器。本次设计主要是如何实现8位二进制数的相加，即两个000到255之间的数相加，由于在实际中输入的往往是三位十进制数，因此，被加数和加数是两个三位十进制数，范围在000到255之间. 当输入十进制数的时候，8421BCD码编码器先开始工作，编码器先将十进制数转换成四位二进制数，输出的四位二进制数直接到达8421BCD码加法器的输入端，我们可以使用71LS185加法器构成的一位8421BCD码的加法器，8421BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码之间是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。8421BCD码加法器工作时，8421BCD码的加法运算为十进制运算，而当和数大于9时，8421BCD码就产生进位，而此时十六进制则不一定产生进位，因此需要对二进制和数进行修