《动态扫描显示的数字时钟.docVIP

下载本文档

12
0
约6.23千字
约 6页
2017-01-18 发布于北京
举报
版权申诉

《动态扫描显示的数字时钟.doc

1、本文档共6页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

《动态扫描显示的数字时钟

动态扫描显示的数字时钟六进制计数器 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter6 is Port ( clk : in std_logic; reset : in std_logic; dout : out std_logic_vector(3 downto 0); c:out std_logic); end counter6; architecture Behavioral of counter6 is signal count : std_logic_vector(3 downto 0); begin dout = count; process(clk,reset) begin if reset= 0 then count = 0000; c=0; elsif rising_edge(clk) then if count=0101 then count=0000; c=1; else count=count+1; c=0; end if; end if; end process; end Behavioral; 十进制计数器 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter10 is Port ( clk : in std_logic; reset : in std_logic; dout : out std_logic_vector(3 downto 0); c:out std_logic); end counter10; architecture Behavioral of counter10 is signal count : std_logic_vector(3 downto 0); begin dout = count; process(clk,reset) begin if reset=0then count = 0000 ; c=0; elsif rising_edge(clk) then if count = 1001 then count = 0000; c=1; else count = count+1; c=0; end if; end if; end process; end Behavioral; 二十四进制计数器 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter24 is Port ( clk : in std_logic; reset : in std_logic; dout : out std_logic_vector(7 downto 0)); end counter24; architecture Behavioral of counter24 is signal count : std_logic_vector(7 downto 0); begin dout = count; process(clk,reset) begin if reset= 0 then count = elsif rising_edge(clk) then if count(3 downto 0)=1001 then count(3 downto 0)=0000; count(7 downto 4)=count(7 downto 4) +1; else count(3 downto 0)=count(3 downto 0)+1; end if; if countthen count end if; end if; end process; end Behavioral; 动态扫描显示 ibrary ieee; use ieee.std_logic_1164.all; entity clk1hz is port (clk : in std_logic; clk1hz :out std_logic); end clk1hz; architecture one of clk1hz is begin PROCESS(clk) variable cnt :