{新}实验四：序列发生器与检测器的设计.docVIP

南昌大学实验报告 学生姓名： 学号： 专业班级： 实验类型:□验证 □综合 ▉设计 □创新 实验日期： 11.16__ 实验成绩: 实验四 序列信号发生器检测器设计 1、了解序列检测器的工作原理。 2、掌握时序电路设计中状态机的应用。 3、进一步掌握用 VHDL 语言实现复杂时序电路的设计过程。 实验内容 要求用状态机实现串行序列检测器的设计，先设计原理图输入法序列信号发生器，0111010011011010；再检测检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。 1、序列检测器用于检测一组或多组有二进制码组成的脉冲序列信号。这种检测要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到相应状态，重新开始检测。2、在实验箱上验证时，设计的输入可用脉冲键+琴键组合输入任意序列，并用LED灯显示出来，随后将检测到的11010数目用静态数码管显示出来。该电路的核心部分就是状态机转换检模块，通过VHDL语言的CASE-WHEN顺序语句判断输入条件来选择某一状态的执行，达到以此判断执行的效果。其中状态转换图如下4-3所示。