第2章计算机的逻辑部件详解.ppt

逻辑表达式 阵列图 可编程序逻辑阵列(PLA) 当用户要存入ROM的字数少于ROM所能提供的字数时，ROM中有许多存储单元便会闲置不用，因而造成管芯面积的浪费。此外，在ROM中，地址和字之间有一一对应关系，对任何一个给定地址，只能读出一个字，因此，即使有若干个字的内容一样，也无法节省单元。PLA是一种特殊的只读存储器，它较好地解决了ROM的上述缺点。它用较少的存储单元就能存储大量的信息。 表2.1 一张信息表 输 入 输 出 I3 I2 I1 I0 F7 F6 F5 F4 F3 F2 F1 F0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 0 1 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 1 0 1 0 1 1 0 0 1 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 1 0 0 0 0 1 0 0 1 1 1 1 0 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 0 0 0 0 1 图2.27 存储表2.1所示信息表的PLA PLA的应用 用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式 例 用PLD实现下列函数 各函数已是最简 阵列图 练习 用PLA(与阵列、或阵列的输入、输出数不限)和一个四D寄存器实现一个四位的双向移位寄存器。要求当控制信号M=0时，左移；M=1时，右移。左移输入信号为DL，右移输入信号为DR。 * * 练习 设A为锁存器，B为D触发器，设输入信号和触发信号关系如图，画出输出端波形(设A，B原状态均为0)。 输入数据 触发信号 主从触发器 1、主从RS触发器 工作原理 （1）接收输入信号过程 CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有： 从触发器控制门G3、G4封锁，其状态保持不变。 1 0 0 1 （2）输出信号过程 CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。 CP下降沿到来时有效 特性方程 2、主-从J—K触发器： 代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程： 触发器的开关特性 描述触发器特性的参数很多。其中既有描述传输延迟的参数，也有描述各输入波形宽度要求的参数，还有描述各输入波形之间时间配合要求的参数。如果在使用时不能满足参数的要求，那么，电路就不能正常地工作。 寄存器和移位寄存器 寄存器是计算机的一个重要部件，用于暂存数据、指令等。它由触发器和一些控制门组成。在寄存器中，常用的是正边沿触发D触发器和锁存器。 Q Q RD D CP 1Q 1Q 1D Q Q RD D CP 2Q 2Q 2D Q Q RD D CP 3Q 3Q 3D Q Q RD D CP 4Q 4Q 4D CK RD Rd CK 1D 2D 3D 4D 1Q 2Q 3Q 4Q 1 ↑ 1D 2D 3D 4D 0 × × × × × 1D 2D 3D 4D 0 0 0 0 在计算机中常要求寄存器有移位功能。如在进行乘法时，要求将部分积右移；在将并行传送的数转换成串行数时也需移位。有移位功能的寄存器称为移位寄存器。 Q Q D CP Q4 Q Q D CP Q3 Q Q D CP Q2 Q Q D CP Q1 CK 移位输出 移位输入 左移 Q Q