数字电子钟逻辑电路设计#.docVIP

数字电子技术项目设计 题 目 数字电子钟逻辑电路设计 二O一O 年 六 月 二十九 日  项目设计主要内容 一．设计任务…………………………　 ? 二．数字电子钟逻辑电路的设计框图……………… ? 三．数字电子钟逻辑电路的电路原理图 ……………… ? 四．系统硬件设计过程及完成的功能…… ? 五．检测与调试……………………………. ? 六．总结与体会………………  数字电子钟逻辑电路设计 设计目的 掌握数字电子钟的设计方法 掌握常用数字集成电路的功能和使用 巩固数字电路理论知识，掌握逻辑电路和真值表的画法 数字钟的功能及要求 （1）功能 数字电子钟是一种用数字显示秒、时、时装置，与传统的机械钟比，它具有走时准确、显示只管、无传统转动装置等优点，因而得到广泛的应用：小到们日常的弟子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 (2)设计要求 1.画出电路原理图 2.电路仿真与调试 3.编写设计报告，写出设计与制作的全过程，总结体会 三、实验器材及主要元件 （1）74LS48（ 6片） （2）74LS90（5片） （3）74LS191（1片） （4）74LS00（5片） （5）74LS04（3片） （6）74LS74（1片） （7）74LS2O（2片） （8）555集成芯片（1片） （9）共阴七段显示器（6片） （10）电阻、电容、导线等（若干） 四、设计原理 图1 数字电子钟原理如图1所示。石英晶体振荡器和分频器产生稳定的校时信号和“秒”计时信号，对“秒”计时信号进行60进制计数，形成“分”计时信号和秒计数值，再对“分”计时信号进行60进制计数，形成“时”计时信号和分计数值，再进一步对“时”计时信号进行24进制计数得到时计数值。秒计数值、分计数值和时计数值译码显示时间。 五、单元电路设计 （1）石英晶体振荡器 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。 （2）分频器 由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。 (3)计数器 秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示00～59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00～23，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。用两个十进制计数器，在做适当的反馈可构成60进制和24进制计数器。 （4）译码器 译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，74LS48出去全1。 Q4 Q3 Q2 Q1 显示 1 0 0 0 日 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 校时电路 当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。 在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲来实现。这里使用的是RS触发器来实现脉冲的输入，RS触发器真值表见下表。 R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 不确定 由以上真值表可以看出，可以通过对RS两端进行控制，是输入端的状态发生变化，已实现手动输出单词脉冲，从而实现对计数器的手动控制，达到所需要的时间。 （5）显示器 用7段发光二极管显示时间，可采用译码器74LS48驱动共阴极数码管实现计时显示。 六、数字电子钟逻辑电路图 七、数字电子钟的组装与调试 根据电路图和有关器件进行组装，扩展电路检查均无连线错误并且显示正常后，