EDA設计实验报告.docxVIP

EDA设计（二） 基于Quartus的多功能数字钟设计摘要该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了显示星期，闹钟设定,秒表和彩铃等附加功能，使得设计的数字钟的功能更加完善。关键字：Quartus 数字钟 多功能 仿真AbstractThis experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board.In addition,additional functions like displaying and reseting the week,setting alarm ,stopwatch,and belling with music make this digital clock a perfect one.Key words: Quartus digital-clock multi-function simulate目录设计要求……………………………………………4设计要求……………………………………………4工作原理……………………………………………5各模块说明…………………………………………5分频模块…………………………………………5计时模块…………………………………………8动态显示模块…………………………………10校分与校时清零保持模块……………………11报时模块………………………………………12扩展模块…………………………………………13星期模块………………………………………13闹钟模块………………………………………14总 图………………………………………………19实验中出现问题及解决办法……………………19实验收获与感受…………………………………20参考文献…………………………………………21设计要求设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分等基本功能。设计的电路在具有基本功能的基础上，增加了下列功能：整点报时、闹钟设置与报时，闹钟闪烁显示功能。二、设计要求1. 基本要求1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、K1是系统的清零开关（K1=0正常工作，K1=1时钟的分、秒全清零）；4、K2是系统的使能开关（K2=0正常工作，K2=1时钟保持不变）；5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；2. 提高部分要求1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”, 59’55”,59’57”时报时频率为512Hz，59’59”时报时频率为1KHz）；2、闹表设定功能：通过开关切换显示至闹钟界面，利用闹钟校时和校分开关对闹钟时间进行设定，且不影响数字钟计时。当计时到闹钟设定时间蜂鸣器鸣叫，并响起1khz的声音，并且伴随有闪烁。3、星期显示（检查时未说明）3.工作基本原理数字计时器基本功能是计时，因此首先需要获得具有精确振荡时间的脉振信号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为48MHZ，通过分频获得所需脉冲频率（1Hz,1KHz,500Hz）。为产生秒位，设计一个模60计数器，对1HZ的脉冲进行秒计数，产生秒位；为产生分位，通过秒位的进位产生分计数的使能信号，分位也由模60计数器构成；为产生时位，用一个模24计数器对分位的进位脉冲进行计数；再利用时位的进位再产生星期的脉冲计数，从而显示星期。整个数字计时器的计数部分共包括七位：星期、时十位、时个位、分十位、分个位、秒十位和秒个位。显示功能是通过数选器、译码器、码转换器和7段显示管实现的。因为实验中只用一个译码显示单元，7个7段码（6个用于显示时分秒，一个显示星期），所以通过4个7选一MUX和一个3-8译码器配合，根据计数器的信号进行数码管的动态显示。清零功能是通过控制计数器清零端（clr端）的电平高低来实现的。只需使清零开关按下时各计数器的清零端均可靠接入有效电平（本实验中是低电平），而清零开关断