4组合逻辑电路幻灯片.pptVIP

§4.3 组合电路的竞争与冒险 竞争：信号经不同路径到达某一点有时，所用的 时间不同，这个时间差称之为竞争。 冒险：由于竞争使得电路产生了暂时错误输出 称之为冒险。 说明: (1)一般来说，时延对数字系统是有害的，它会降低系统的工作的速度，还会产生竞争冒险现象。 (2)竞争和冒险是对电路的，而不是针对函数的。 4.3.1竞争、冒险 冒险分类 逻辑冒险 静态冒险～本应不变而发生了变化。 动态冒险～本应一次变化而发生了多次变化。 输出错误 0型冒险～产生低电平错误。 1型冒险～产生高电平错误。 静态0型 动态0型 静态1型 动态1型 输入变化前的输出 输入变化后的输出 逻辑冒险～一个变量的变化。 功能冒险～多个变量的变化。 本应不变而发生了变化 本应一次变化而发生了多次变化 1、产生原因 器件延时不同。 信号路径不同。 2、静态逻辑冒险举例 一般情况 产生1型冒险 产生0型冒险 ≥1 tpd 有代数法和卡诺图法 检查是否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中； 1、代数法： 如果上述现象存在，则检查表达式是否可在一定条件下成为X+X或者X ?X 的形式。若能，则说明与函数表达式对应的电路可能产生冒险。 4.3.2 判别方法 检查有否互补变量 检查表达式形式 例4-26：试判断电路是否可能产生冒险： 解：变量A和C具备竞争的条件, 应分别进行检查。 检查C： ? C发生变化时不会产生冒险. 检查A： ? 当B=C=1时, A的变化可能使电路产生冒险. 当描述电路的逻辑函数为“与或”式时, 可采用卡诺图来判断是否存在冒险。其方法是观察是否存在“相切”的卡诺圈, 若存在则可能产生冒险。 2、卡诺图法 00 01 11 10 00 01 11 10 CD AB 1 1 1 1 1 1 1 1 例4-27：在电路 的卡诺图中，相邻最小项 不被同一卡诺圈所包含，因此当B＝D =1，A＝0时(此时F =C+C )，电路可能由于C 的变化而产生冒险。 ⒈ 用增加冗余项的方法消除冒险 在表达式中加上多余的与项或者乘上多余的或项，使原函数不可能在某种条件下 冒险。 冒险应该消除, 否则会影响电路的工作。 4.3.3 冒险的消除 解：原电路对应的函数表达式为 根据定理，增加冗余项BC，有 1 B C A F d g e G1 G2 G3 G4 例4-28：电路如图所示，用增加冗余项的方法消除电路中的冒险。 ⑴利用定理： 给原函数增加冗余项。 当B=C=1进, 函数由F＝A＋A 变成了F＝1 B A C 1 F 附加门 电路改进如下图所示。 00 01 11 10 00 01 11 10 CD AB 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 0 1 1 1 1 00 01 11 10 01 BC A ⑵卡诺图中增加卡诺圈以消除相切 在电路的输出端连接一个惯性延时环节，通常是RC滤波器。 … 组合电路 x1 x2 xn F F C R F t F’ t 使用 此方法时要适当选择时间常数(?=RC)，要求?足够大，以便“削平”尖脉冲；但又不能太大，以免使正常的输出发生畸变。 ⒉ 增加惯性延时环节 ⒊ 加选通脉冲 B A E F (1)先使E＝0，关闭与非门 (2)等A、B信号都来到后， 让E＝1,得到可靠的F＝AB ⒋ 其它办法 (1)计算机仿真,检查有无冒险存在； (2)实验验证，等等。 小结 　①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。 　②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述，它们在本质上是相通的，可以互相转换。 　③组合电路的分析步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。 　④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。 　在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。 * 4.2.1 半加器与全加器 1. 半加器设计 图 4-44 半加器框图 表 4-18 半加器真值表 A B S Ci+1 0 0 0 1 1