课程设计数字跑表[精选].docVIP

《数字逻辑》 课程设计实验报告 设计题目：数字跑表 组员：陈从圳 黎文杰 刘强 黎振锋 指导老师：麦山 日期：2014/12/28 1设计意义及要求 1.1设计意义 在本次数字跑表课程设计中，我们将用到自己所学的数字电子技术方面的知识，通过思考设计出符合要求的电路。将理论与实践相结合，加深自对所学知识的理解，并提高应用能力。 本设计需要我们选择合适的芯片和元件并正确使用来实现数字跑表的功能。这就要求我们牢固掌握计数器的功能和各种进制的转换、译码器和数码管的使用、门电路的控制作用以及时序脉冲的产生方法等。各种电路的组合需要经过精密的计算和思考，整合各个功能电路，使之到道数字跑表的基本要求。这对我们熟悉各种芯片的功能用途很有帮助，可以开阔我们的眼界，使我们去接触一些在课堂上并不常使用的元件。在探究问题的最优解决方案时，我们将学会从各个方面考察探究和比较各个方法，并学会发散性的思考问题，不局限与已学的方法和他人的经验，力求创造性的解决问题，找到最优的方案。 在本次设计中，我们不但可以加深对课本知识的理解，并且在实践能够提高自己的分析能力、设计能力、团结合作能力以及抗挫折的心理调节能力。通过此次设计，我们对于电子技术的兴趣将大大提高，使我们以更加严谨认真的态度去对待在未来的学习。 1.2设计要求 1）设计一个具有、‘分’、‘秒’、‘1/100秒’的十进制数字显示的计时器。 2）具有开始计时/暂停/继续的功能；用6个数码管分别显示百分秒、秒和分钟。 2方案设计 2.1设计思路 数字跑表包括时序脉冲产生模块计时模块显示模块控制模块。 1) .时序脉冲产生模块是利用TDS-4实验箱产生100Hz的脉冲信号满足数字跑表的脉冲需求 2) .计时模块是用多功能计数器产生一百进制和六十进制实现数字跑表的计数功能 3)利用各种逻辑门电路对计数器进行控制，实现数字跑表的启动、暂停和清零。 4)利用TDS-4实验箱上LED数码管实现译码及显示功能。 5)考虑到电路存在的各种延时及干扰等实际因素，在理论的基础上添加一下元器 件，减少延时和干扰。 系统框图如图2-1 2.2设计方案 2.2.1设计方案 一 电路图 简单说明 TDS-4实验箱设置特定的参数可以产生频率为100Hz的时序脉冲为计数器U9B提供时序脉冲使之进行计数。计数器由3对74LS390双十计数器芯片组成通过芯片间的连接实现百分秒、秒、分计时电路量程在00分00.00秒~~59分59.99秒把小数点后面的两位设计成一百进制的计数器秒数和分钟数分别设计成60进制的计数器数计数器输出连接译码器译码器再连接7位数码管显示的数码管从左到右分别为分十位分个位秒十位秒个位百分秒十位百分秒个位。开始\暂停部STOP/GONO接低电平显示计数器启动计数未开始。接入高电平则启动与非门使计时器开始计时。控制清零部分由RESET接高电平使得所有计数器清零端接高电平可实现清零功能 。 部分电路设计 3.1计数单元 电路采用3对74LS390芯片构成数字跑表的主体计时部分74LS390为双四位十进制 计数器。 74LS390引脚图如图3-1 1.“百分秒”电路如图3-2所示 如图3-2所示电路是利用74LS390芯片构成的一百进制计数器 。U9:A和U9B均 将Q0接CKB MR接在一起经过门电路经清零开关接地分别进行十进制计数而U9 B中的Q3接U9A的 CKA ,当U9B中计数从9到变为0时从二进制数1001变成0000 Q3从1变0产生下降沿脉冲使U9A开始计数。从而就构成了一百进制计数器。 2.“秒”电路图如图3-3所示 如图3-3所示U8 A和U8 B的CKB端接法同U9 A和U9 B的CKA接U1 A的Q3, U2 B的接法与U1 A完全相同，原理也类似。U2 A的CKA端接U2 B的Q3U2 A的Q1和Q2接到二输入与门U13 A上输出再接到一个二输入或门U14 B上,U14 B的另一个输入端接清零控制电路输出端接到U2 A的MR上U2 B的:MR直接接到或非门再接地。 3.“分”电路与秒电路类似如图3-4所示 4调试与检测 4.1调试中故障及解决办法 按照小组方案原理图,我们在第一次连接实物电路时，一次性将电路全部接线。电路接好后，连接电源调试，发现显示管全亮，但是无变化。由于电路连线过于复杂，不便于调试检测，在老师的建议下，我们小组又选择了部分电路接线，只接通了毫秒和秒计时电路，经过认真仔细的连线，注意到各芯片之间不要混搭，连线要清晰。 于是检查各接点连接，重