数字逻辑综合实验报告..docxVIP

数字逻辑综合实验报告异步时序电路设计一、实验目的（1）通过学习运用Quatus软件，模拟仿真数字逻辑电路，使我们在亲身实验的过程中可以加强设计数字逻辑电路的能力，使理论能够更好的与实验相结合，从而也可以加深我们对理论的理解。（2）通过测试组合逻辑电路的逻辑功能，学习使用基本门电路设计实际逻辑问题。本实验主要探究脉冲异步时序电路的特征。二、实验原理（1）电路框图：X1 Q1 X2 Q2 Z其中Q1，Q2分别为D触发器D1和D2的两个输出端，Z为信号输出端；X1和x2分别为两个输入端（2）电路的输出函数和控制函数表达式：D2= D1=CLK2=X1Q2+X2Q1 CLK1=X2+X1Q1（3）状态真值表：现态输入组合电路输出 次态Q2 Q1X2X1CLK1CLK2D2D1Z1 0010011110 10 101011010 010111011 01 001100110 1 11 101110010 010110000 0X2和X1不能同时为1，并且当两个输入同时为0时，电路保持不变，上表列出的是输入不全为0的情况当CLK=0时，；当CLK=1时，。（4）状态表如下： X2X1Q2Q101100000/101/10100/110/11001/111/11100/100/0电路功能说明：假设该电路的初态为00，可得状态改变序列如下：当X2=1时，状态由00，为模4计数器；当X1=1时，状态均会复位到00。三、实验平台实验硬件平台为KX-DG3B新型数字电路实验箱。实验软件平台Quartus II 6.0，通过设计若干简单电路的原理图，并下载到FPGA核心模块进行仿真、验证。四、实验内容逻辑电路图为：模拟得到的波形分析图如下：五、实验步骤与过程首先在Quartus中建立相应的工程文件，命名为dl。在文件中建立一个bdf文件，命名为yibudianlu,然后在进行编译。进行模拟仿真。先创建一个波形文件yibudianlu.vmf在编译以后再进行模拟仿真，观察输入输出波形变化情况。定义引脚，将各个输入与输出引脚分别与实验箱上面的引脚对应，然后在进行全编译。将后缀为sof的文件在载到实验箱中。通过手动调节开关L1、L2（L1、L2分别对应输出X1、X2），观察相应得输出变化，验证实际结果与理论是否一致。六、实验总结、体会和建议这次数字逻辑实验可以说是受益匪浅。虽然只有两次亲自操作实验的机会，但整个实验过程仍然让我体会到了数字逻辑电路设计的诸多乐趣。当然最高兴的是我终于可以用我所学到的知识设计出实际的器件出来。本次实验是小组实验，虽然我们两个分别做了两个不同的逻辑电路，在设计过程中似乎没有什么联系，但是在具体的调试过程中，我们两个互相帮助，遇到问题一起解决，团队协作的重要性依旧体现的淋漓尽致，尤其是在我的异步时序电路实验结果出现问题时，两个人的智慧发挥了重要的作用。当然，通过这次实验，也让我认识到理论是远远不够的。尽管通过理论分析可以很清楚明白的知道电路的功效，但是在实验箱上操作时，如果有些许的不注意就得不到应该有的结果，总之，做任何事都需要细心、仔细，绝不能轻易放过一点点的不明白。思路必须要清晰，在遇到问题时一定要静下心来，慢慢一步步查找原因，越是急躁，往往错误更多。这次实验也让我体会到自己有很多的不足之处，除了不能纸上谈兵之外，我们应该综合的运用我们所学到的知识，不能为了完成任务而简单的选取一些现成的东西，尤其是看到有的同学设计出比较复杂的器件的时候更加的让我意识到机会、成功都是留给有准备、肯付出的人的。衷心希望以后还有这样可以亲身体验设计的机会，就我个人而言，我觉得好的学习应该在不断的有成就当中进行，当用自己所学的知识完成了任务的时候，那是一种成就感，是对自己学习的肯定，就会给自己带来无限的信心和继续学习的热情，我觉得不断地去实践并取得一定成果，这样学习是最好的。