硬件课程设计报告..docVIP

院 　系： 计算机系 专 　 业： 网络工程 学 　号： 100602103 100602104 100602110 姓　　名： 黄芍药 商媛媛 陈佳亮 指导教师：　 帅辉明 　　　 设计时间：2013.11.09-2013.11.10 (标明本组的座位号,删去) 南京理工大学紫金学院 FIFO 先进先出存储器实验 一．实验目的 了解及掌握先进先出（FIFO）存储器的工作特性及其读写方法。 二．实验设备 1．TDN-CM+或TDN-CM++教学实验系统一台。 2．PC 微机一台。 三．实验原理 本实验用isp1032 芯片来实现一个简单的8 位×4 的FIFO，其信号引脚如图3.7-1： 图3.7-1 定义FIFO 在1032 中对应的管脚 其各信号的功能为： EMPTY：FIFO 存储器为空标志，高电平有效。 FULL：FIFO 存储器满标志，高电平有效。 RST ：清FIFO 存储器为空。 FIFOWR：FIFO 存储器写入信号，低电平有效。 FIFORD：FIFO 存储器读信号，低电平有效。 ID0～ID7：FIFO 存储器输入数据线。 OD0～OD7：FIFO 存储器读出数据线。 各信号后的括号内的数字为本设计在CPLD 中定义的相应的管脚号。 此8位 × 4 MUX 的内部逻辑图如下图3.7-2： 图3.7-2 FIFO 内部逻辑图 实验步骤 （1）编写cpld 芯片设计程序 按照上述功能要求及管脚说明，进行CPLD 芯片设计。 （2）编译所设计的程序，并将生成的JEDEC 文件下载至ISPLSI1032 中。 （3）按图3.7-3 实验连线图接线。 （4）实验操作步骤 接线图中OO1 、OO2、OOE1、OOE2、OOEE1、OOEE2 是六个观察记数的指示灯，其 中OO1、OO2 是写信号记数，OOE1、OOE2 是读信号记数，OOEE1、OOEE2 是FIFO 中的 数据个数。FULL 及EMPTYy 是满和空标志灯。 实验时，将SWITCH UNIT 单元中的SW-B 开关置为“0”，然后拨动系统右下脚的CLR 清零开关使读、写信号记数清零。给INPUT DEVICE 单元中置一个数，按动START ，此时 将该数写入到FIFO 中，依次写四次后，FULL 满标志置位。此时再也写不进去；然后连续按动KK2-读信号，将顺序读出所存的四个数，数据总线显示灯及OUTPUT UNIT 单元中的数 码管显示所读出的数据。四个数全部读出后，EMPTYy 空标志置位。检查执行结果是否与理 论值一致。 实验内容（包括顶层原理图、代码、硬件连线图） 顶层原理图 硬件连线图 图3.7-3 FIFO 实验接线图 代码： MODULE LS273 CLK,RST PIN; I7..I0 PIN; O7..O0 PIN ISTYPE REG; I=[I7..I0]; O=[O7..O0]; EQUATIONS O.CLK=CLK; O:=I; END MODULE FIFO INPUT RST,FIFORD,FIFOWR PIN ; OUTPUT OEE1,OEE2,OEE3, FULL,EMPTY PIN ISTYPE COM; OE1,OE2,OE3,O3,O2,O1 PIN ISTYPE REG; NODE W , FLAGG PIN ISTYPE REG; C1,C2,C3,C4,C5,C6,C7,C8 PIN ISTYPE COM; OE=[OE3,OE2,OE1]; O=[O3,O2,O1]; OEE=[OEE3,OEE2,OEE1]; EQUATIONS OE.CLK=FIFORD; O.CLK=FIFOWR; OE.AR=!RST; O.AR=!RST; W.CLK=FIFORD; W.AR=!RST#(!FIFOWR); W:=1; FLAGG.CLK=FIFOWR; FLAGG.AR=W(!FIFORD)#(!RST)#(OEE==1)(!FIFORD); FLAGG:=1; WHEN OE==7 THEN OE:=0 ELSE OE:=OE+1; WHE