单片机PPT7解读.ppt

  1. 1、本文档共47页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
单片机PPT7解读

应用系统结构框图,各环节的功能说明如下: 传感器:将输入的待测非电量信号(例如:温度信号)转换为电信号;也可以是电量传感器 调理电路:将传感器输出的电信号进行调理放大,转换成适合A/D转换器输入的信号; A/D转换器:将模拟信号转换为数字信号,送入CPU系统; CPU系统:对信号进行分析处理并显示结果。 ADC0809通道地址选择表 举例 送恒定直流0V 输出数字量00H 送恒定直流5.1V 输出数字量FFH 送恒定直流1V 1V/X=5.1/255 输出数字量X=50=32H 送恒定直流2.01V 2.01V/X=5.1/255 输出数字量X=100~100.5=64H~65H 信号采样 如果用A/D转换实现正弦波的采样。 采样定理:从信号处理的角度来看,此采样定理描述了两个过程:其一是采样,这一过程将连续时间信号转换为离散时间信号;其二是信号的重建,这一过程离散信号还原成连续信号。 提高采样频率,使之达到最高信号频率的两倍以上; 注:实际上采样点越多越好。 数据采集 作用:连续量的离散化(时间)和量子化(幅值) 4.9.1 连续量的离散化 连续量的量子化 连续量的离散化和量子化 采样保持电路 1. 采样保持器概述 连续量VX(t)转变为时间序列值VX(nT) 。 采样保持器的结构 采样保持电路通常由保持电容器,输入输出缓冲放大器,逻辑输入控制的开关电路等组成。 多通道数据采集系统的几种结构形式 每个通道都有各自独自的采样保持器与A/D转换器,这种结构形式可以对各通道输入信号进行同步、高速数据采集。 各通道有各自独立的采样保持器,但公用一个A/D转换器。通过多路开关分,对各路信号分时进行A/D转换。能够实现多路信号的同步采集,但采集速度稍慢。 各通道公用一个采样保持器和A/D转换器。工作时,通过多路开关将各路信号分时切换,输入到公用的采样保持器中,实现多路信号的分时采集,而非同步采集。并且采集速度最慢。优点是节省硬件成本,适于对采集速度要求不高的应用场合。 7.2 模拟输出量通道的接口 D/A转换器输入的是数字量,经转换后输出的是模拟量。 按输入的二进制数的位数分类,有八位、十位、十二位和十六位等。 按输出是电流还是电压分类,分为电压输出器件和电流输出器件。 1、 D/A转换器主要性能指标 分辩率。数/模转换的分辩率是指最小输出电压(对应的输入二进制数为1)与最大输出电压(对应的输入二进制数的所有位全为1)之比。 例如8位数的分辨率为1/255≈1/256 ≈ 0.004,10位数分辨率为1/1023,约等于0.001。由此可见数字量位数越多,分辨率也就越高。分辨率也可用数字输入信号的位数表示,有8位、10位、12位等。 1、D/A转换器主要性能指标 建立时间。也称稳定时间,它是指从数字量输入到建立稳定的输出电流的时间,是描述D/A转换速率的一个重要参数。 转换精度。由于转换器内部的误差等原因,当送一个确定的数字量给DAC后,它的实际输出值与该数值应产生的理想输出值之间会有一定的误差,它就是D/A转换器的精度。 7.2.1 0832 D/A转换与接口设计 1、0832D/A管脚功能 2、 DAC0832引脚的功能 DI7~DI0 :8位的数据输入端,DI7为最高位。 IOUT1 :模拟电流输出端1, IOUT2 :模拟电流输出端2, RFB:反馈电阻引出端, VREF :参考电压输入端,此端可接一个正电压,也可接一个负电压,它决定0至255的数字量转化出来的模拟量电压值的幅度,VREF范围为(+10~-10)V。 VCC:芯片供电电压,范围为(+5~15)V。 AGND:模拟量地,即模拟电路接地端。 DGND:数字量地。 2、 DAC0832引脚的功能 ILE为数据输入锁存使能,高电平有效 /LE1:输入寄存器锁存端。在ILE=1的条件下,/CS+/WR1=0有效时,输入寄存器数据输入;否则数据锁存 /LE2为DAC寄存器的锁存端。当/WR2+/XFER=0有效时,DAC寄存器数据输入,无效时时数据锁存 DAC寄存器锁存保证了D/A在转换时的D7~D0保持不变。 所有的输入控制逻辑均与TTL电平兼容。 1) 双缓冲器方式 D/A转换器的双缓冲方式可以使两路或多路并行D/A转换器同时输出模拟量。   输入

文档评论(0)

2299972 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档