软考网工上午题笔记汇总.docVIP

第一章 计算机网络概论 1、计算机硬件系统组成：运算器、控制器、存储器、输入设备、输出设备。CPU由运算器、控制器和寄存器组成。控制器由状态寄存器、指令寄存器和程序计数器组成，负责对指令译码，并且发出为完成每条指令所要执行的各个操作的控制信号。程序计数器确定下一条指令的地址。指令寄存器用来保存指令当前正在执行的一条指令，为分析一条指令，操作码和地址码都应存入指令寄存器。状态寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种状态。累加寄存器用来保存操作数和运算结果。指令系统中采用不同寻址方式的目的是扩大寻址空间并提高编程灵活性。在计算机系统中采用总线结构，便于实现系统的积木化构造，同时可以减少信息传输线的数量。 CPU缓存cache是位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快，cache的设计思想是在合理成本下提高命中率。Cache的出现基于两种因素：由于CPU的速度和性能提高很快而主存速度较低且价格高；程序执行的局部性特点。替换算法有先入后出FILO、随机替换RAND、先入先出FIFO、近期最少使用LRU，LRU算法的命中率最高。 主存单元地址与cache单元地址之间的转换工作由硬件完成。主存储器主要由存储体、控制线路、地址寄存器和地址译码电路组成。总线分为数据总线、地址总线和控制总线。 虚拟存储器由两级存储器组成。CPU干预。若某计算机系统的I/O接口与主存采用统一编址，则输入输出操作是通过缓存指令来完成的。 相联存储器称为内容访问存储器，实现存储器并行操作的一种有效途径，适合于信息的检索和更新。 编写汇编语言程序时，下列寄存器中，程序员可访问的是程序计数器PC。直接寻址指令的功能是将指令中的地址码送入程序计数器PC。 2、RISC精简指令集，指令条数减少，精简寻址方式，增加通用寄存器数量，采用硬布线控制逻辑，处理能力强、速度快。CISC复杂指令集，包含了类似于程序设计语言结构的复杂指令。操作数作为指令的一部分，紧跟在操作码之后，和指令一起存放在内存的代码段中。立即寻址，指令的地址字段指出的不是操作数的地址，而是操作数本身，指令执行时间很短，不需要访问内存取数。 3、系统的可靠度，两个部件可靠度分别为a和b，串联的可靠度为a*b，并联的可靠度为1-(1-a)*(1-b)。 平均无故障时间MTBF=1/x(x指失效率)，串联系统的失效率x=x1+x2。 4、进程属性：共享性、动态性、独立性、制约性和并发性。正在运行的进程叫做运行态；等待分配CPU的进程叫做就绪态；等待其他条件的进程叫做等待态。当阻塞进程等待的事件发生时，进程由阻塞态向就绪态转变。 5、在页式存储管理系统中逻辑地址原页面大小，取除数为页号，余数为页内偏移地址。 虚拟存储器：块式管理，平均浪费50%的内存空间，易于管理；段式管理，不连续分配内存，充分实现共享和保护，便于动态申请内存，管理和使用统一化，便于动态链接，存在碎片；页式管理，空间利用率比块式高；段页式管理，主存分为若干页，每一页分为若干段，便于存取访问，增加了复杂度，存在碎片。 6、取最大的那个微指令时间作为流水线操作周期。 7、浮点数运算将阶码值小的数的尾数右移。 8、DMA直接内存访问，一种不经过CPU而直接从内存存取数据的数据交换模式，主存与外设之间建立了直接的数据通路中断向量可提供中断服务程序的入口地址为了便于实现多级中断，使用来保护断点和现场最有效=10lg(S/N)。那奎斯特定理：R=2W log2 N 4、T1载波，24路信道，每路7位数据位，1位信令位，8*24=192位组成一帧，加入一个帧同步位，帧长193位。每一路信道传输数据的比特率为7b/125us=56Kbps，传输控制信息的比特率为1b/125us=8Kbps，总的比特率为193b/125us=1.544Mbps。4个T1信道组合成1个T2，7个T2组合一个1个T3，6个T3组合1个1个T4。 E1载波，32路信道，30个子信道传送数据，2个子信道传送控制信令，CH0用作帧同步用，CH16用来传送信令，4个E1组成1个E2，4个E2组成1个E3，4个E3组成1个E4。每一路数据传输速率为8/125us=64Kbps，总的比特率为256/125us=2.048Mbps。控制开销为2/32=6.25%。 5、扩频技术是一种信息处理传输技术。用于传输数据无关的码对被传输信号扩展频谱，使之占有远远超过被传送信息的最小带宽。用伪随机序列对代表数据的模拟信号进行调制。基本方法有直接序列DS、调频FH、跳时TH、线性调频chirp。主要特点：保密性好、抗干扰、抗多径衰落、低截获概率、码分多址能力、高距离分辨率和精确定时。 6、卫星传输延迟时间270ms。 7、以太网交换机根据MAC地址进行交换；帧中继交换机根据