本科毕业设计论文_ds1302涓流充电时钟芯片 外文文献翻译.docVIP

DS1302涓流充电时钟芯片 一、特性 实时时钟，可对秒、分、时、日、周、月以及带闰年补偿的年进行计数用于高速数据暂存的31×8 RAM最少引脚数的串行I/O2.0-5.5V满度工作范围2.5V时耗电小于300nA用于时钟或RAM数据读/写的单字节或多字节（脉冲方式）数据传送8引脚DIP或可选的用于表面安装的8引脚SOIC封装简单的3线接口TTL兼容（VCC=5V）可选的工业温度范围-40至+85与DS1202兼容 图1 DS1302引脚封装图 三、引脚说明 X1，X232.768kHz晶振引脚GND：接地RST：复位I/O：数据输入/输出SCLK：串行时钟VCC1，VCC2电源引脚说明DS1302慢速充电时钟芯片包括实时时钟/日历和31字节的静态RAM。它经过一个简单的串行接口与微处理器通信。实时时钟/日历提供秒、分、时、日、周、月和年等信息。对于小于31天的月，月末的日期自动进行调整，还包括了闰年校正的功能。时钟的运行可以采用24小时或带AM（上午）/PM（下午）的12小时格式。使用同步串行通信，简化了DS1302与微处理器的通信。与时钟/RAM通信仅需三根线：（1）RST（复位）、（2）I/O（数据线）、和（3）SCLK（串行时钟）。数据可以以每次一个字节或多达31字节的多字节形式传送至时钟/RAM或从其中送出。DS1302设计成能在非常低的功耗下工作，消耗小于1微瓦的功率便能保存数据和时钟信息。 DS1302是DS1202的升级产品，除了DS1202基本的慢速充电功能外，DS1302具有的其它特点包括：用于主电源和备份电源的双电源引脚，可编程的VCC1慢速充电器以及7个附加字节的高速暂存存储器（scratchpad memory）。 工作原理串行时钟芯片的主要组成部分示于图：移位寄存器、控制逻辑、振荡器、实时时钟以及RAM。VCC1：VCC1在单电源与电池供电的系统中提供低电源并提供低功率的电池备份。连接这个引脚系统充电VCC2：VCC2在双电源系统中提供主电源，在这种运用方式中VCC1连接到备份电源，以便在没有主电源的情况下能保存时间信息以及数据 ③DS1302由VCC1或VCC2两者中较大者供电。当VCC2大于VCC1+0.2V时，VCC2给DS1302供电。当VCC2小于VCC1时，DS1302由VCC1供电 ④时钟（串行时钟输入） -时钟用于同步数据移动的串行接口 ⑤I/O（数据输入/输出）-对I/O引脚是双向数据引脚的3线接口复位（复位） -复位信号必须读取或写入 ⑦X1，X2：连接为一个标准的32.768 kHz的石英晶体。所选用晶振规定的负载电容量应当为6pF。 命令字节命令字节示于图。每一数据传送由命令字节初始化。最高有效位MSB（位7）必须为逻辑1。如果它是零，禁止写DS1302。位6为逻辑0指定时钟/日历数据；逻辑1指定RAM数据。位1至5指定进行输入或输出的特定寄存器。最低有效位LSB（位0）为逻辑0指定进行写操作（输入）；逻辑1指定进行读操作（输出）。命令字节总是从最低有效LSB（位0）开始输入。复位和时钟控制通过把RST输入驱动至高电平来启动所有的数据传送。RST输入有两种功能。首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器。其次，RST提供了中止单字节或多字节数据传送的手段。时钟是下降沿后继以上升沿的序列。数据输入时，在时钟的上升沿数据必须有效，而数据位在时钟的下降沿输出。如果RST输入为低电平，那么所有的数据传送中止且I/O引脚变为高阻抗状态。数据传送在图中说明。上电时，在VCC≥2.伏之前RST必须为逻辑0。此外，当把RST驱动至逻辑1的状态时，SCLK必须为逻辑0。跟随在输入写命令字节的8个SCLK周期之后，在下8个SCLK周期的上升沿输入数据字节。如果有额外的SCLK周期，它们将被忽略。数据从位0开始输入。跟随在输入读命令字节的8个SCLK周期之后，在下8个SCLK周期的下降沿输出数据字节。注意，被传送的第一个数据位发生在写命令字节的最后一位之后的第一个下降沿。只要RST保持为高电平，如果有额外的SCLK周期，它们将重新发送数据字节。这一操作使之具有连续的多字节方式的读能力。另外，在SCLK的每一上升沿，I/O引脚为三态。数据从位0开始输出。通过对地址31（十进制）寻址（地址/命令位1至5=逻辑1），可以把时钟/日历或RAM寄存器规定为多字节（burst）方式。如前所述，位6规定时钟或RAM而位0规定读或写。在时钟/日历寄存器中的地址9至31或RAM寄存器中的地址31不能存储数据。在多字节方式中读或写从地址0的位0开始。与使用DS1202时一样，当以多字节方式写时钟寄存器时，必须按数据传送的次序写最先8个寄存器。但是，当以多字节方式写RAM时，为了传送数据不必写所有31