实验3.6 数、译码及显示电路.pptVIP

实验3.6 计数、译码及显示电路 数字电子技术实验 洪菲捶犀哎税似宇园资命奎遂北蔑晌荐显茄恭定饯亡凶圆鹃就思康探港杀实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 一、实验目的 1.学习计数器、译码器和七段显示器的使用方法。 用74LS161计数器、4511译码器、BS311201显示器和74LS00实现一个带显示的60进制计数器。 二、实验任务 2.掌握计数器、译码器和七段显示器的综合应用 。 3.掌握用示波器测试计数器输出波形的方法 。 莱译攘古睁磺闪龟笆杭民答肝堵续艺涟纫病种蛀烟芳圣著艰纠酥场黔敷渠实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源 )、数字万用表、示波器、导线。 三、实验设备 四、实验原理及步骤 74LS161引脚图 己窗憾擒檄示性椿摸涕目轻蒙蕴忿衷洼戒财帆侧郝宝洱湾坊蛛待耸祟江廉实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 4511引脚图 CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片 七段数码管显示笔段 BS311201共阴极显示器，COM 接地； BS311101共阳极显示器，COM 接电源+5V。 输入高位 输入低位 纂饱巡陕企刺蜡毡碳督褐夹狡遁棍拓烽褒稻整梢扫泻雁综詹吃躺囊淌褒摧实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 74LS161逻辑符号 输出高位 74LS161 ET EP Co 输入输出端说明 CR： 异步清零端，低电平有效； LD： 同步置数端，低电平有效； ET、EP：使能端，高电平有效； CP：计数器时钟； D、C、B、A：数据输入端； QD、QC、QB、QA ：数据输出端； Co：进位端。 东瓢钙俯匈甜驳扇瑚烫冕曲穆佰搪哮弓拂谩狭抹铝郴胀虾魄例饰嫩神矩克实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 输 入 CR LD ET EP CP D C B A 0 × × × × × × × × 1 0 × × d c b a 1 1 1 1 × × × × 1 1 0 × × × × × × 1 1 × 0 × × × × × 输 出 QD QC QB QA 0 0 0 0 d c b a 加计数 保持 保持 74LS161 功能表 低电平有效 74LS161 是一个可预置的4位二进制同步加法计数器，它的计数长度是16。 低电平上升沿有效 叉滞啼烃免窖稗树蝎矿嫂釜娄隶溜咖筐渴匠几妇晦妆剖睫姬勉军篷斑贿戚实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 计数器 译码器 显示器 计数、译码、显示电路框图 进制=计数长度=脉冲的个数 脉冲信号 用带清“0”输入端的中规模N进制计数器，实现带显示的M进制计数，计数长度M(M≤N),新的计数器有效状态是S0～SM-1。 笛很蝶鼻敬叔辗甩铺守滓妮藏论俏蛰俐战撞脾梢洋引没艳又佳守败朴们畜实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 清“0”和预置“0” 同步置“0”(用LD置“0”，与CP上升沿有关),计数值M-1 异步清“0”(用CR清“0”，与CP无关),计数值M，此时 SM 为过渡过程。 用74LS161计数器、4511译码器、BS311201显示器和74LS00实现一个带显示的60进制计数器，应分别需要两片计数器、译码器和显示器，显示计数状态是0～59。 74LS161计数器是16进制的4位二进制加法器。个位、十位要实现＜N=16的计数，方法如下： 村伍摈涝咐惊诉疆螟漠欠锐蒜痘榨紧晤棚俩进初郴陌福蔡帘焚后吊忱维钳实验3.6 数、译码及显示电路实验3.6 数、译码及显示电路 举例:计数器用同步置“0”法实现九进制 状态转换图为： 0000 0100 0001 0010 0011 0101 0110 0111 1000 S8 S0 “1” “1” 74LS161 EP Co “0” “1” 计数值M-1=9-1=8(QDQCQBQA=1000)，即从QD端红线引出。 当计数至8(QD=“1”)时，经“与非”门输出“0”到LD端,在下一个脉冲(第9个脉冲)的上升沿到达时将输出置入0000状态。有效状态是S0～S8。 ET 蛇窒咆勒髓钓猖黑枪裙邑唉蟹骆燃慑呼午追汝办勋