串行SPI接口幻灯片.pptVIP

* * 第十五章 串行SPI接口应用 串行外设接口SPI 串行同步方式的3线或4线通信接口，主要用于单片机与外围器件之间的板级通信 典型SPI系统 主机输出/从机输入(MOSI) 主机输入/从机输出(MISO) 同步时钟(SCLK) 从机选择(SS) MOSI MOSI MISO MISO SCLK SCLK SS SS 串行外设接口SPI SPI通信特点 主机控制具有完全主导地位 全双工高速通信方式 MOSI MOSI MISO MISO SCLK SCLK SS SS 串行外设接口SPI SPI通信的工作模式和时序 可工作于4种模式，取决于同步时钟的极性和相位 同步时钟极性（CPOL）： CPOL=0：SPI传输空闲时，SCLK保持为0 CPOL=1：SPI传输空闲时，SCLK保持为1 同步时钟相位（CPHA）： CPHA=0：SCLK前沿采样锁存，后沿串行移出数据 CPOL=1： SCLK后沿采样锁存，前沿串行移出数据 参见书上pp.434，表15-1和图15-3 串行外设接口SPI 多机SPI通信 SPI总线上可以挂接多个SPI设备，采用主-从模式通信。任一时刻只能有一个主机，且只能与一个从机通信。 MOSI MOSI MISO MISO SCLK SCLK PA0 SS MOSI MISO SCLK SS PA1 AVR的SPI接口原理与使用 SPI接口的结构和功能 数据寄存器：8位移位寄存器；配备一个读缓冲寄存器SPDR 读取收到字节的操作应在下一个字节传输完成前进行，否则会被覆盖；写字节操作应在前一个字节传输完成后进行，否则会出现写碰撞。 Master Slave (pp.437, Fig.15-6) SCLK SS AVR的SPI接口原理与使用 SPI接口的结构和功能 时钟逻辑： 作为SPI主机时：时钟信号由内部分频器对系统时钟分频获得，最高为fosc/2。 作为SPI从机时：时钟由SCK引脚引入，最高为fosc/4。 AVR的SPI接口原理与使用 SPI接口的结构和功能 引脚逻辑：4个引脚，由用户定义方向 由主机程序控制 SPI接口相关的寄存器 SPI控制寄存器SPCR SPR0 SPR1 CPHA CPOL MSTR DORD SPE SPIE SPIE：SPI中断允许； SPE：SPI通信允许； DORD：数据移出顺序。1为LSB方式，0为MSB方式； MSTR：主/从机选择。1主机，0从机； CPOL：SCK时钟极性选择。1高电平，0低电平； CPHA：SCK时钟相位选择。参见表15-1和图15-3； SPR[1:0]：SPI时钟速率选择。详见表15-3。 SPI接口相关的寄存器 SPI状态寄存器SPSR SPI2X - - - - - WCOL SPIF SPIF：SPI中断标志。串行传送完成时置1。清零方式pp.440； WCOL：写冲突标志；数据传送时写SPDR则会置1； SPI2X：倍速SPI选择。主机SPI模式下，该位置1会加倍SCK。 SPI接口相关的寄存器 SPI数据寄存器SPDR LSB MSB SPI接口的设计应用要点 初始化 正确选择SPI的主/从机模式。一般单片机设为主机，外设为从机 正确设置通信参数。主机最高fosc/2，从机最高fosc/4 正确设置数据传出的顺序。MSB先发送还是LSB先发送 SS引脚的处理 主机模式下该引脚应尽量设为输出模式 SPI主机模式下，该引脚不会自动产生任何信号，需通过程序设定 SPI接口应用实例1 采用74HC595结合SPI接口控制多位7段LED数码管显示 电路图及仿真结果：见Proteus和实验电路板原理图 程序分析：见程序