Xilinx ISE软件使用过程新(含PROM下载).docx

Xilinx ISE 13.4软件使用方法本章将以实现一个如图所示的4为加法器为例，来介绍Xilinx ISE13.4开发流程，并且最终下载到实验板BASYS2中运行。1.建立工程运行Xilinx ISE Design Suite 13.4，初始界面如图F2所示F1 软件初始状态表选择File-New Project，该对话框显示用向导新建工程所需的步骤。在Name栏中输入工程名称（注意：以下所有不能含有中文字符或空格），如“test”。在Location栏中选择想要存放的工程位置，如“E:\code\Xilinx\test”。顶层语言选项栏中选择“HDL”语言。设置向导最终设置效果如图F2所示F2 路径信息设置表点击“Next”，进入芯片型号选择界面。在本界面中，根据BASYS2实验板上的芯片型号进行相关设置，设置效果如图F3所示。F3 芯片信息选择表点击“Next”，出现如图F4所示工程信息汇总表格。F4 工程信息汇总表点击“Finish”完成设置。2新建Verilog文件在F5所示界面中，如图所示的区域内右击鼠标，选择“New Source”，出现F6对话框。F5在File name栏中键入verilog文件的名称，如“test”。F6点击“Next”，在本界面中将设置加法器的输入输出引脚数量，如图F1所示的加法器共有A、B、C0、S和C1，5组引脚，其中A、B和S为4位总线