224 基本的二进制加法减法器图22(a)示出了补码运算的二进制加法精品课件.pptVIP

2.2.5 十进制加法器 十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 　　n位BCD码行波式进位加法器的一般结构如图2.3(a)所示,它由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b)。 在十进制运算时,当相加二数之和大于9时,便产生进位。可是用BCD码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用BCD码后,在二数相加的和数小于等于9时,十进制运算的结果是正确的；而当相加的和数大于9时,结果不正确,必须加6修正后才能得出正确的结果。因此,当第一次近似求值时,可将它看成每一级是一个4位二进制加法器来执行,就好像ｘi和ｙi是普通4位二进制数一样。 * 2.2.4 基本的二进制加法/减法器 图2.2(a)示出了补码运算的二进制加法／减法器逻辑结构图.由图看到，n个1位的全加器（FA）可级联成一个n位的行波进位加法器.M为方式控制输入线，当M=0时，做加法（A＋B）运算；当M=l时，做减法（A-B）运算，在后一种情况下， A-B运算转化成[A] 补+[-B] 补运算，求补过程由B＋1来实现.因此图中是右边的全加器的起始进位输入端被连