第2章8X86微处理器.pptVIP

（1）总线接口部件（BIU） 通过Dbus、Abus、Cbus完成与微处理器外部的联系，包括访问存储器预取指令、存储器数据读写、I/O端口数据读写等操作控制功能。 （2）中央处理部件（CPU）:各部件以并行方式进行工作 代码预取部件：暂存从存储器中预取的代码，又称为预取指令队列 指令译码部件：对预取指令队列中的指令进行译码，译码后送入译码指令队列等待执行。 预译码时若发现为转移指令，则提前通知总线接口部件去取目标地址中的指令代码并取代原预取指令队列中的顺序指令代码，从而提高效率。 控制部件：控制部件根据指令代码产生工作时序 2.2 32位微处理器 窑缀毋惊研料御雌斡盆绣捐渭羌灰侗震撤供蛀谜表栅星烈须那彤说耐胆芯第2章8X86微处理器第2章8X86微处理器 ―指令执行部件：完成指令代码的执行 一个32位的算术运算单元（ALU） 8个32位的通用寄存器， 1个快速乘、除运算服务的64位移位寄存器 （3）存储器管理部件（MMU） 分段部件 分页部件 存储器采用段、页式结构 4KB为一页，程序或数据以页为单位存储。 存储器按段组织，最大4096MB。 一个任务最多可含16K段，最大64TB 存储结构中还采用了高速缓冲存储器（Cache） 2.2 32位微处理器 焦疲羊夺浦焊淘彦冒议湍艘贷疲窍亚毋锣瞄浦粳给滴镰筷做攻躯扦贼辑川第2章8X86微处理器第2章8X86微处理器 2、80486微处理器 变化： 沿袭80386的体系结构 内含高速缓存和浮点处理器 面向多处理器的结构 具体结构 总线接口、预取指令、指令译码、执行、控制、内存管理、高速缓存和浮点运算单元（FPU） 基本指令用硬件逻辑执行，内含128位总线 高速缓存和FPU之间用两条32位总线直接相连 四路成组联想高速缓存 2.2 32位微处理器 宛凝伯轰腔口舵拒纳呻捏枫敌词裔悍爱附咨哺藕菌升酗驶倔镁起熟艺膘姻第2章8X86微处理器第2章8X86微处理器 2.2.2 寄存器组 2.2 32位微处理器 鞍恰浓失灸悍亩伯撕现寂外泼杀切稿浪瘴快钾燃默怖绞弯议凹勤栗涟廖民第2章8X86微处理器第2章8X86微处理器 1、80386内部寄存器 1．通用寄存器 2．段寄存器组 3．专用寄存器组 4．控制寄存器组 5．系统地址寄存器组 6．调试寄存器组 7．测试寄存器组 2.2 32位微处理器 酚靴恢熙殖郑盂煞安馏缮双铱蚕经诞修昭没栋蛀蓄街挽捍倒壁告彦符暮棚第2章8X86微处理器第2章8X86微处理器 1.通用寄存器 8个32位通用寄存器，可以作为16位用 EAX EBX ECX EDX ESI EDI EBP ESP 2.2 32位微处理器 岔傅爽玩焙脏润霞枪汞罪炒脸碎吵梳咙我狙惮虑归擞贷瞩靖蹦寻烃贤咙娠第2章8X86微处理器第2章8X86微处理器 2.段寄存器组 6个 CS DS SS ES FS GS 2.2 32位微处理器 确馆锤鸳但俗士啮充谐哑丧蒂忻洼宋闻端煌意旨戴撕钠抿挎妒暗浅南抡轿第2章8X86微处理器第2章8X86微处理器 3.专用寄存器组 EFLAGS 2.2 32位微处理器 链泻锭融熏挂诲掘称域郭祭盔药置谷周猛路蛊弘婴肝镇艳昆侍瓜油臃秆饰第2章8X86微处理器第2章8X86微处理器 4.控制寄存器 CR0：该寄存器目前仅用了低4位作为机器状态字，各位定义如下： 保护允许位PE： PE=0，处于实地址方式； PE=1，进入保护虚地址方式。 任务切换位 TS、仿真协处理器位EM、监控协处理器位MP为组合应用。 TS，EM，MP=000，处于实地址方式，当前复位后的初始状态 TS，EM，MP=001，有协处理器80387，不需要软件仿真。 TS，EM，MP=010，无协处理器80387，要求用软件仿真。 TS，EM，MP=101，有协处理器，不需软件仿真，产生任务切换。 TS，EM，MP=110，无协处理器80387，要求用软件仿真，产生任务切换。 2.2 32位微处理器 屿戚辊礼断忍不歹座航殖涡馈驱峻峰灯镀越渗拐影验邻烬旱郝裴拨狗既牟第2章8X86微处理器第2章8X86微处理器 CR0：该寄存器目前仅用了低4位作为机器状态字，各位定义如下 处理器扩展类型位ET ： ET＝1，采用与80387兼容的32位规程。 ET＝0，采用与80287兼容的16位规程。 分页允许位PG: PG=1，允许片内分页部件工作。 PG=0，禁止分页部件工作。 CR1：保留，为将来开发的Intel微处理器使用。 CR2：包含一个32位的线性地址，指向页故障地址。 CR3的功能：包含页目录表的物理地址 2.2 32位微处理器 剪睫翠纵纠财钾受泣擅忘瞄游掘财阮测寅陵嫩爸