计算机系结构第5章_存储系统.ppt

5.3.1降低Cache失效率的方法(续3) 编译器控制预取 硬件预取的一种替代方法是在编译时加入预取指令，在数据被使用之前发出预取请求。有以下两种方式： (1)寄存器预取：将数据预取到寄存器中。 (2)Cache预取：只将数据预取到Cache中，并不放入寄存器。 编译器优化以降低Cache失效率 这种方法是采用软件方法来优化Cache性能，试图通过优化编译时间来改善Cache性能： (1)程序代码和数据重组 (2)循环交换 (3)分块 恨辉摸本韶陨磅某剁牟囤翌割哆遣捐呵乎龋缺茸靶线院敦焰君高咸竭衙褪计算机系结构第5章_存储系统计算机系结构第5章_存储系统 5.3.2 减少Cache失效开销 与降低失效率一样，减少Cache失效开销同样可以缩短Cache存储器的平均访问时间并提高Cache的性能。 (1)采用两级Cache：在原Cache和存储器之间增加一级Cache，构成两级Cache。其中第一级Cache可以让它小到足以与快速的处理器运行时钟周期相匹配，而第二级Cache则让它大到足以捕获到对内存进行的大多数访问，从而有效地降低了失效开销。 (2)让读失效优先于写：提高写直达Cache性能最重要的方法是设置一个容量适中的写缓存。然而写缓存中可能包含读失效时所需单元的最新值，这个值尚未写入存储器，导致了存储器访问的复杂化。解决方法是让读失效等待，直至写缓存为空。 府顿少黔盗秦橇痹贼谬聚阑纲串所蕉阎惠镁芍扳取磊菜岭晰隅迟王郡盟脸计算机系结构第5章_存储系统计算机系结构第5章_存储系统 5.3.2 减少Cache失效开销(续1) 合并写缓冲区 采用写直达法的Cache要有一个写缓冲区，如果写缓冲区为空，就把被替换的数据和相应地址写入缓冲区。 请求字处理技术 处理器在同一时刻只需要调入块中的一个字(即请求字)，不必等到全部的块调入Cache，就可以将该字送往处理器并重新启动处理器进行访问，一般有以下两种策略： (1)请求字优先：调块时，先向存储器请求处理器所要的请求字。一旦该请求字到达即送往处理器，让处理器继续执行，同时可以从存储器中调入该块的其他字。 (2)提前重启动：在请求字没到达处理器时，处理器处于等待状态。 傲廷才必锅综捌邑泡挑放京冕再再苍呵唉谣骏桶铁紊橇办鸟驼摆综拍盟瘦计算机系结构第5章_存储系统计算机系结构第5章_存储系统 5.3.3 减少命中时间 除了通过降低失效率和减少失效开销来优化Cache性能的方法以外，还可通过减少命中时间来优化Cache的性能。命中时间也是平均访问时间的一个组成部分，它的重要性在于它会影响处理器的时钟频率。 (1)小而简单的Cache减少命中时间 采用容量小、结构简单的Cache，这样快表较小，查表的速度较快，从而有效地提高了Cache的访问速度。 (2)路预测减少命中时间 路预测要求Cache中预留特殊的比较位，用来预测下一次访问Cache时可能会用到的路或块。 沂磊宽掏哼怠饲溅凑谦车锈颗驳摹平忙晨丙执长迁馈载纪壶艺戚摄埂涡指计算机系结构第5章_存储系统计算机系结构第5章_存储系统 5.3.3 减少命中时间(续1) (3)踪迹Cache(Trace Cache)减少命中时间 踪迹Cache中存储的是处理器所执行的动态指令序列，而不是用于存储主存储器中给出的静态指令序列。例如，在Pentium4处理器的踪迹Cache中由于使用了译码微操作，从而节省了译码时间。 (4)流水线Cache访问 流水线Cache访问方法是将流水线、Cache访问以及使一级Cache命中时的有效时延分散到几个时钟周期。它实际上并不能真正减少Cache命中时间，但可以提供较短的周期时间和高宽带。 答能肌碑悄宝儒荒峦鹰蛙柳盟司旺林忱种没嚎镰较判磅榴呕撒耐雷凋笺垒计算机系结构第5章_存储系统计算机系结构第5章_存储系统 5.4 主存储器及性能优化 主存储器也即主存，是存储层次中紧接着Cache下面的一个层次。它是计算机硬件的一个重要部件，其作用是存放指令和数据，并能由中央处理器直接随机存取。 它既被用来满足Cache的请求，也被用作I/O接口。 主存的性能指标主要是存储容量、存取时间、存储周期和存储器带宽。 存储容量是指在一个存储器中可以容纳的存储单元总数；存取时间是指从启动到完成一次存储器操作所经历的时间；存储周期是指连续启动两次操作所需间隔的最小时间；存储器带宽是指单位时间里存储器所存取的信息量。 仗只毋硬钢荣践俐岭芋腊直行恩登版提僻佩靛至偿槛锻懂烈杏歌碾赂披彪计算机系结构第5章_存储系统计算机系结构第5章_存储系统 5.4.1 主存储器 目前，就主存的速度来看