半导体器件物理-MOSFET4导论.pptVIP

4.2 MOSFET CMOS t1时刻，Vout初=0。Vi＝1到0, PMOS导通，VSD始=VDD，有ID对CL充电，随着充电 的进行，VOut上升，VSD下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0 ，VOut＝ VOH=VDD，充电完成。随后，Vin维持低，静态,ID＝0。 t2时刻， Vi＝0到1, nMOS导通，VDS始=VDD，有ID，CL通过NMOS放电，随着放电的 进行，Vout下降，VDS下降，脱离饱和区后，ID减小，直到VSD＝0，ID＝0 ，VOut＝ VOL=0，放电完成。随后，Vin维持高，静态,ID＝0。 CMOS如何实现低功耗，全电平摆幅？ CLT：输出端对地总电容(下一级负载C、引线C、 NMOS和PMOS的漏衬PN结C) 4.2 MOSFET CMOS反相器 * * 全电平摆幅：VOH- VOL=VDD-0=VDD 静态功耗：充放电完成后电路的功耗，近似为零， 静态时一管导通，另一管截止，不存在直流通路 动态功耗：输入高低电平转换过程中的功耗。 对CLT充放电的功耗 + N、P两管同时导通时的功耗 减小寄生电容，减小高低电平转换的时间 开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff 载流子沟道输运时间，