微型计算机接口与通讯第五章.ppt

2764 A0 A12 ～ CE PGM OE D0 D7 ～ 2764逻辑关系图 2764引脚排列图 地址线A0~A12 13根 数据线D0~D7 8根 片选 CS 读允许 OE 编程脉冲 PGM 2764的工作模式 信号 VCC VPP CE OE PGM D7~D0 读方式 +5V +5V 低 低 低 输出 编程方式 +5V +25V 高 高 正脉冲 输入 校验方式 +5V +25V 低 低 低 输出 备用方式 +5V +5V 无关 无关 高 高阻 未选中 +5V +5V 高 无关 无关 高阻 第四节 CPU与存储器连接 存储器和CPU 的连接有三部分： 地址线连接 数据线连接 根据CPU的数据线的宽度和选用的存储器的宽度决定几个存储器同时工作 控制线连接 用CPU的读、写信号控制存储器的读写 片内地址 直接加到CPU地址线 片外地址 通过译码选中 完成CPU和存储器连接时要注意： 系统总线的负载能力 时序匹配问题 一、存储器的地址选择 1、线性选择方式 2、全译码选择方式 3、部分译码选择方式 存储器的地址选择是指：CPU通过地址线选择某芯片中的某一个存储单元，并对其进行读、写操作。 1.线性选择方式 选择高位地址线作为片选信号 例：RAM芯片容量INTEL6264（容量为8K*8）， 要求用2片静态RAM的芯片6264组成16K*8的存储 器系统。 A0~A12 A0~A12 A13 A0 ~ A12 CS 6264 D0~ D7 A0 ~ A12 CS 6264 D0~ D7 D0~D7 D0~D7 用A13 作片选 M/IO 用A13作片选，其地址分布 1# 2# 1# 2# 00000H ~ 01FFFH 02000H ~ 03FFFH 04000H ~ 05FFFH 06000H ~ 07FFFH 用A14作片选，其地址分布 1# 1# 2# 2# 00000H ~ 01FFFH 02000H ~ 03FFFH 04000H ~ 05FFFH 06000H ~ 07FFFH ROM （2） CS ROM （1） CS RAM （1） CS RAM （2） CS RAM （3） CS A10~A0 A11 A12 A13 A14 A15 07800H 07FFFH 0B800H 0BFFFH 0D800H 0DFFFH 0E800H 0EFFFH 0F000H 0F7FFH 适用：存储器容量不大，所使用的存储芯片数量不 多，而CPU寻址空间远远大于存储器容量时的场合。 线选法特点：优点是连线简单，片选控制无需专门 的译码电路。两个缺点，一是导至地址重叠 ，二是 整个存储器地址分布不连续，使可寻址范围减小 。 给编程带来麻烦。 2.全译码选择方式：对全部地址总线进行译码 例：假设一个微机系统的RAM容量为4K字节， 采用1K*8的RAM芯片，安排在64K空间的最 低4K位置 A15 ~ A10 A0~A9 A0~A9 A0~A9 A0~A9 A0~A9 D0~D7 D0~D7 D0~D7 D0~D7 D0~D7 CS CS CS CS WE WE WE WE WR 6：64 译码器 0 1 2 3 M/IO 特点：全译码法可以提供对全部存储空间的寻址能力，存储器的地址是连续且唯一确定的，即无地址间断和地址重叠现象。 电路较复杂，特别是地址范围较大时 3.部分译码选择：将高位地址中几位经过译码后 作为片选信号，这是线选和全地址译码方式的组合 74LS 138 Vcc Y0 Y1 Y2 Y3 Y4 Y5 Y6 A B C G2A G2B G1 Y7 GND 74LS138功能表 A0~A10 D0~D7 A0~A10 D0~D7 CS WE A0~A10 D0~D7 CS WE A0~A10 D0~D7 CS WE A0~A10 D0~D7 CS WE WR 采用A11，A12，A13译码，地址有重叠 Y0 Y1 Y2 Y3 A13 A12 A11 M/IO 74LS138 G1 G2G3CBA