数电课设八选一数据选择器.docx

成 绩 评 定 表学生姓名班级学号专 业通信工程课程设计题目设计实现八选一数据选择器评语组长签字：成绩日期 201 年 月 日课程设计任务书学 院信息科学与工程学院专 业通信工程学生姓名班级学号课程设计题目设计实现八选一数据选择器实践教学要求与任务:1、了解数字系统设计方法2、熟悉VHDL语言及其仿真环境、下载方法3、熟悉Multisim环境4、设计实现八选一数据选择器工作计划与进度安排:第一周 熟悉Multisim环境及QuartusⅡ环境，练习数字系统设计方法， 包括采用触发器设计和超高速硬件描述语言设计，体会自上而 下、自下而上设计方法的优缺点。第二周 在QuartusⅡ环境中用VHDL语言实现八选一数据选择器，在仿真器上显示结果波形，并下载到目标芯片上，在实验箱上观察输出结果。在Multisim环境中仿真实现八选一数据选择器，并通过虚拟仪器验证其正确性。指导教师： 201 年 月 日专业负责人：201 年 月 日学院教学副院长：201 年 月 日摘 要多路数据传送过程中，能够根据需要将其中任意一路选出来的电路，叫做数据选择器。数据选择器除了可以实现一些组合逻辑功能以外，还可以做分时多路传输电路，函数发生器及数码比较器等，常见的数据比较器有2选1，4选1，8选1，16选1电路。数据选择器(MUX)的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。关键词：组合逻辑；多路；选择目 录1课设题目实现原理52实现过程52.1 VHDL实现过程52.1.1建立工程52.1.2VHDL源程序72.1.3编译及仿真过程82.2电路设计92.2.2基于Multisim的设计电路图92.2.3电路仿真结果分析103设计体会114参考文献121课设题目实现原理表1-1 八选一数据选择器真值表DA2A1A0YD0000D0D1001D1D2010D2D3011D3D4100D4D5101D5D6110D6D7111D72实现过程2.1 VHDL实现过程2.1.1建立工程a打开桌面上的Quartus，界面如图2.1图 2.1b在file菜单中选择new project wiar，在弹出的窗口中的flle name输入工程名字，注意名字要与实体名一致。如图2.2图2.2c在family中选择cyclone，并且选择EP1C60240C8完成建立工程向导。如图2.3图 2.32.1.2VHDL源程序在file菜单选择new建立VHDL file文件，写入代码：LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;ENTITY EIGHT_XUAN_1 IS PORT( A: IN STD_LOGIC_VECTOR(2 DOWNTO 0); D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); Q: OUT STD_LOGIC); END; ARCHITECTURE one OF EIGHT_XUAN_1 IS SIGNAL Q1: STD_LOGIC; BEGIN PROCESS(A) BEGIN CASE A IS WHEN 000= Q1 = D(0); WHEN 001= Q1 = D(1); WHEN 010= Q1 = D(2); WHEN 011= Q1 = D(3); WHEN 100= Q1 = D(4); WHEN 101= Q1 = D(5); WHEN 110= Q1 = D(6); WHEN 111= Q1 = D(7); WHEN OTHERS = NULL; END CASE; END PROCESS; Q= Q1; END one;2.1.3编译及仿真过程a点击编译按钮即可完成编译；b在file菜单中选择new建立Vecto Waveform File文件；在其窗口的name下边空白处右击鼠标，选择Insert Node Bus,选择Node Finder,在File栏选择Pins:all,点击List后再点击“》”即可c保存Vecto Waveform File文件，点击仿真按钮即可进行仿真；d仿真结果如图2.5。图 2.52.2电路设计2.2.1基于Multisim的设计电路图图2.12是八选一数据选择器逻辑电路图。八选一数据选择器采用了八个4输入的与门，两个4输入或门一个2输入或门和三个反相器实现了数据选择输出的功能。图 2.12当A2A1A0=000时，Y=D0；当A2A1A0=001时，Y=D1；当A2A1A0=010时，Y=D2；当A2A1A0=011时，Y=D3；当A2A1A0=100时，Y=D4；当A2A1A0=101时，Y=D5；当A2A1A0=110时，Y=D6